ทรานซิสเตอร์ kmop ทำงานอย่างไร ชิปลอจิกดิจิทัลที่สร้างขึ้นบนทรานซิสเตอร์มอสฟีดเสริม (ชิป cmop)

พารามิเตอร์ของชิป CMOS สมัยใหม่ (ชิป MOS เสริม) กำลังเข้าใกล้อุดมคติ ประการแรก การกระจายพลังงานคงที่โดยทั่วไปของชิป CMOS เนื่องจากกระแสรั่วไหลจะอยู่ที่ประมาณ 10 nW ต่อเกต การกระจายพลังงานแบบแอคทีฟ (หรือไดนามิก) ขึ้นอยู่กับแรงดันไฟฟ้าของแหล่งจ่ายไฟ ความถี่สวิตชิ่ง โหลดเอาท์พุต และเวลาที่เพิ่มขึ้นของสัญญาณอินพุต แต่ค่าปกติของวาล์วหนึ่งตัวที่ความถี่ 1 MHz และโหลดที่มีความจุ 50 pF ไม่เกิน 10 มิลลิวัตต์

ประการที่สอง แม้ว่าเวลาล่าช้าในการแพร่กระจายสัญญาณในเกต CMOS จะไม่เป็นศูนย์ แต่ก็ค่อนข้างน้อย ขึ้นอยู่กับแรงดันไฟฟ้าของแหล่งจ่ายไฟ ความล่าช้าในการแพร่กระจายสัญญาณสำหรับองค์ประกอบทั่วไปจะอยู่ในช่วงตั้งแต่ 4 ถึง 8 ns

ประการที่สาม เวลาขึ้นและลงจะถูกควบคุมและแสดงเป็นเชิงเส้นแทนที่จะเป็นฟังก์ชันขั้นตอน โดยทั่วไปแล้วจะมีขนาดใหญ่กว่าเวลาล่าช้าในการแพร่กระจายสัญญาณ 20-40%

สุดท้าย ค่าภูมิคุ้มกันทางเสียงโดยทั่วไปจะอยู่ที่ประมาณ 45% ของแอมพลิจูดสัญญาณเอาท์พุต

ปัจจัยสำคัญอีกประการหนึ่งที่สนับสนุนชิป CMOS คือต้นทุนต่ำ โดยเฉพาะอย่างยิ่งเมื่อใช้ในอุปกรณ์พกพาที่ใช้พลังงานจากแบตเตอรี่พลังงานต่ำ

แหล่งจ่ายไฟในระบบที่สร้างบนชิป CMOS อาจใช้พลังงานต่ำและมีราคาไม่แพง เนื่องจากใช้พลังงานต่ำ ระบบย่อยพลังงานจึงง่ายกว่าและถูกกว่าด้วย ไม่จำเป็นต้องมีหม้อน้ำและพัดลมเนื่องจากการกระจายพลังงานต่ำ การปรับปรุงกระบวนการทางเทคโนโลยีอย่างต่อเนื่องตลอดจนการเพิ่มปริมาณการผลิตและการขยายช่วงของไมโครวงจร CMOS ที่ผลิตขึ้นทำให้ต้นทุนลดลง

มีชิปลอจิก CMOS หลายซีรีย์ รุ่นแรกคือซีรีส์ K176 ตามด้วย K561 (CD4000AN) และ KR1561 (CD4000BN) แต่ซีรีส์เชิงฟังก์ชันได้รับการพัฒนาที่ยิ่งใหญ่ที่สุดในซีรีส์ KR1554 (74ASxx), KR1564 (74HCxx) และ KR1594 (74ACTxx)

ซีรีส์การทำงานของวงจรไมโคร CMOS สมัยใหม่ของซีรีส์ KR1554, KR1564 และ KR1594 มีฟังก์ชันเทียบเท่าเต็มรูปแบบของวงจรไมโครวงจร TTLSH ซีรี่ส์ KR1533 (74ALS) และ K555 (74LS) ซึ่งเหมือนกันอย่างสมบูรณ์ทั้งในฟังก์ชันที่ทำและใน pinout ของ A.L. Odinets, Minsk, อีเมล: [ป้องกันอีเมล](พินเอาท์) ไมโครวงจร CMOS สมัยใหม่ เมื่อเทียบกับต้นแบบ ซีรีส์ K176 และ K561 ใช้พลังงานไดนามิกน้อยกว่าอย่างเห็นได้ชัด และมีประสิทธิภาพเร็วกว่าหลายเท่า

เพื่อลดความซับซ้อนของโซลูชันวงจร ซีรีส์ CMOS ได้รับการพัฒนาขึ้นโดยใช้ทั้งแรงดันไฟฟ้าขาเข้าของระดับ TTL (KR1594 และอื่นๆ บางส่วน) และระดับ CMOS (KR1554, KR1564 และอื่นๆ บางส่วน) ช่วงอุณหภูมิการทำงานของวงจรไมโครอเนกประสงค์อยู่ที่ -4О...+85°С และ -55...+125°С สำหรับวงจรไมโครเอนกประสงค์ ตารางที่ 1 แสดงการเปรียบเทียบลักษณะอินพุตและเอาต์พุตของชิป CMOS และ TTL

ลักษณะของชิป CMOS

วัตถุประสงค์ของส่วนนี้คือเพื่อให้ผู้ออกแบบระบบดิจิทัลมีความรู้ที่จำเป็นเกี่ยวกับวิธีการทำงานและพฤติกรรมของ IC ดิจิทัล CMOS เมื่อสัมผัสกับสัญญาณควบคุมต่างๆ มีการเขียนมากมายเกี่ยวกับเทคโนโลยีการออกแบบและการผลิตของไมโครวงจร CMOS ดังนั้นวันนี้เราจะพิจารณาเฉพาะคุณสมบัติการออกแบบวงจรเท่านั้น

ตารางที่ 1. การเปรียบเทียบพารามิเตอร์ทางไฟฟ้าของวงจร CMOS และ TTL

วงจร CMOS พื้นฐานคืออินเวอร์เตอร์ที่แสดงในรูปที่ 1 1. ประกอบด้วยทรานซิสเตอร์เอฟเฟกต์สนามสองตัวที่ทำงานในโหมดเสริมคุณค่า: มีช่องประเภท P (ด้านบน) และช่องประเภท N (ด้านล่าง) ในการกำหนดพินกำลัง: VDD หรือ Vcc - สำหรับขั้วบวกและ Vss หรือ GND - สำหรับขั้วลบ การกำหนด VDD และ Vcc ยืมมาจากวงจร MOS ทั่วไปและเป็นสัญลักษณ์ของแหล่งกำเนิดและแหล่งจ่ายไฟระบายของทรานซิสเตอร์ ไม่ได้ใช้โดยตรงกับวงจร CMOS เนื่องจากพินกำลังเป็นแหล่งที่มาของทรานซิสเตอร์เสริมทั้งสองตัว การกำหนด Vss หรือ GND ยืมมาจากวงจร TTL และคำศัพท์นี้ยังคงอยู่สำหรับชิป CMOS จากนั้นจะมีการระบุการกำหนด VCC และ GND

ข้าว. 1. อินเวอร์เตอร์ CMOS ที่ง่ายที่สุด

ระดับลอจิกในระบบ CMOS คือ Vcc (ลอจิก "1") และ GND (ลอจิก "0") เนื่องจากกระแสที่ไหลในทรานซิสเตอร์ MOS “เปิด” แทบไม่สร้างแรงดันไฟฟ้าตกคร่อม และความต้านทานอินพุตของเกท CMOS นั้นสูงมาก (ลักษณะอินพุตของทรานซิสเตอร์ MOS ส่วนใหญ่จะเป็นแบบคาปาซิเตอร์และดูคล้ายกับคุณลักษณะแรงดันไฟฟ้าในปัจจุบัน ด้วยความต้านทาน 1,012 โอห์มแบ่งด้วยตัวเก็บประจุ 5 pF ) จากนั้นระดับลอจิกในระบบ CMOS จะเกือบเท่ากับแรงดันไฟฟ้าของแหล่งจ่ายไฟ

เราขอแนะนำให้ดูที่เส้นโค้งลักษณะของ MOSFET เพื่อทำความเข้าใจว่าเวลาขึ้นและลง ความล่าช้าในการแพร่กระจาย และการกระจายพลังงานจะเปลี่ยนแปลงไปอย่างไรเมื่อแรงดันไฟฟ้าของแหล่งจ่ายไฟและความจุโหลดเปลี่ยนแปลงไป

ในรูป รูปที่ 2 แสดงเส้นโค้งลักษณะของทรานซิสเตอร์สนามผล N-channel และ P-channel ที่ทำงานในโหมดการตกแต่ง

มีข้อสรุปที่สำคัญหลายประการตามมาจากคุณลักษณะเหล่านี้ พิจารณาเส้นโค้งสำหรับทรานซิสเตอร์ N-channel ที่มีแรงดันไฟฟ้าระหว่างเกตและแหล่งกำเนิดเท่ากับ VGS = 15V ควรสังเกตว่าสำหรับแรงดันไฟฟ้าควบคุมคงที่ VGS ทรานซิสเตอร์จะทำงานเป็นแหล่งกระแสที่ค่า VDS (แรงดันไฟฟ้าจากแหล่งกำเนิดเดรน) มากกว่า VGS-VT (แรงดันไฟฟ้าเกณฑ์ทรานซิสเตอร์ MOS) สำหรับค่า VDS ที่น้อยกว่า VGS-VT ทรานซิสเตอร์จะทำงานเหมือนตัวต้านทานเป็นหลัก

ควรสังเกตด้วยว่าที่ค่า VGS ที่ต่ำกว่าเส้นโค้งจะมีลักษณะคล้ายกันยกเว้นว่าค่า IU (กระแสเดรน - ซอร์ส) จะน้อยกว่ามากและในความเป็นจริง IU จะเพิ่มขึ้นตามสัดส่วนของกำลังสอง ของวีจีเอส ทรานซิสเตอร์ P-channel มีลักษณะเกือบเหมือนกัน แต่มีลักษณะเสริม (เสริม)

เมื่อขับเคลื่อนโหลดแบบคาปาซิทีฟโดยใช้องค์ประกอบ CMOS การเปลี่ยนแปลงเริ่มต้นของแรงดันไฟฟ้าที่ใช้กับโหลดจะเป็นเชิงเส้น เนื่องจากคุณลักษณะ "กระแส" ในส่วนเริ่มต้น ซึ่งได้มาจากการปัดเศษคุณลักษณะความต้านทานเด่นเมื่อค่า VDS แตกต่างจากศูนย์เพียงเล็กน้อย สัมพันธ์กับอินเวอร์เตอร์ CMOS ที่ง่ายที่สุดที่แสดงในรูปที่ 1 1 เมื่อแรงดันไฟฟ้า VDS ลดลงเหลือศูนย์ แรงดันเอาต์พุต V0UT จะมีแนวโน้มเป็น GND ขึ้นอยู่กับทรานซิสเตอร์ที่เปิดอยู่: P-channel หรือ N-channel

ถ้า Vcc และ VGS เพิ่มขึ้น อินเวอร์เตอร์จะต้องพัฒนาแอมพลิจูดแรงดันไฟฟ้าที่มากขึ้นทั่วทั้งตัวเก็บประจุ อย่างไรก็ตาม สำหรับแรงดันไฟฟ้าที่เพิ่มขึ้นเท่ากัน ความสามารถในการรับน้ำหนักของ 1U จะเพิ่มขึ้นอย่างรวดเร็วตามกำลังสองของ VGS ดังนั้นเวลาที่เพิ่มขึ้นและความล่าช้าในการแพร่กระจายจะแสดงในรูปที่ 1 3 ลดลง.

ดังนั้นจะเห็นได้ว่าสำหรับการออกแบบที่กำหนดและค่าความจุโหลดคงที่การเพิ่มแรงดันไฟฟ้าของแหล่งจ่ายไฟจะช่วยปรับปรุงประสิทธิภาพของระบบ การเพิ่ม Vcc ไม่เพียงแต่จะปรับปรุงประสิทธิภาพ แต่ยังรวมถึงการกระจายพลังงานแบบไดนามิกของอินเวอร์เตอร์ซึ่งมีองค์ประกอบสองส่วน ประการแรก นี่คือพลังงานที่ใช้เพื่อชาร์จความจุไฟฟ้า การกระจายพลังงานของส่วนประกอบนี้เป็นสัดส่วนกับความจุโหลด ความถี่ในการเปลี่ยนอินเวอร์เตอร์ และกำลังสองของแรงดันตกคร่อมโหลด

ข้าว. 2. การพึ่งพารหัสกระแสไฟขาออกบนแรงดันไฟขาออกสำหรับค่าที่แตกต่างกันสามค่าของแรงดันไฟฟ้า Voo และอคติเกต - แหล่งที่มาเริ่มต้น Vos

องค์ประกอบที่สองของกำลังที่กระจายไปโดยอินเวอร์เตอร์นั้นเนื่องมาจากความจริงที่ว่าทุกครั้งที่วงจรเปลี่ยนจากสถานะหนึ่งไปอีกสถานะหนึ่ง ที่ VCC>2VT Isw กระแสผ่านจะปรากฏขึ้นชั่วครู่ โดยไหลจาก Vcc ไปยัง GND ผ่านเอาต์พุตที่เปิดบางส่วนพร้อมกันสองเอาต์พุต ทรานซิสเตอร์

เนื่องจากแรงดันไฟฟ้าเกณฑ์ของทรานซิสเตอร์ไม่เปลี่ยนแปลงเมื่อเพิ่ม Vcc ช่วงแรงดันไฟฟ้าอินพุตที่ทรานซิสเตอร์ตัวบนและตัวล่างอยู่ในสถานะนำไฟฟ้าพร้อมกันจะเพิ่มขึ้นตาม Vcc ที่เพิ่มขึ้น ในเวลาเดียวกันค่า Vcc ที่มากขึ้นจะให้ค่าแรงดันไฟฟ้าควบคุม VGS ที่มากขึ้นซึ่งนำไปสู่การเพิ่มขึ้นของ Isw ในปัจจุบันด้วย อย่างไรก็ตาม หากเวลาที่เพิ่มขึ้นของสัญญาณอินพุตเป็นศูนย์ ก็จะไม่มีกระแสไหลผ่านทรานซิสเตอร์เอาท์พุต แน่นอนว่าเวลาที่เพิ่มขึ้นและลดลงของขอบสัญญาณอินพุตควรเก็บไว้ให้มีค่าน้อยที่สุดเพื่อลดการกระจายพลังงาน

ลองพิจารณาว่าคุณลักษณะการถ่ายโอนของอินเวอร์เตอร์ขึ้นอยู่กับแรงดันไฟฟ้าของแหล่งจ่าย Vcc (pnc. 5) อย่างไร ตกลงที่จะสมมติว่าทรานซิสเตอร์ทั้งสองมีลักษณะเหมือนกัน แต่มีลักษณะเสริม (เสริมซึ่งกันและกัน) และแรงดันไฟฟ้าตามเกณฑ์ หาก Vcc น้อยกว่าแรงดันไฟฟ้าเกณฑ์ 2VT จะไม่สามารถเปิดทรานซิสเตอร์ตัวใดได้ และวงจรอยู่ในสถานะปิด ในรูป รูปที่ 5a แสดงสถานการณ์ที่แรงดันไฟฟ้าของแหล่งจ่ายไฟตรงกับแรงดันไฟฟ้าที่เกณฑ์ทุกประการ ในกรณีนี้ วงจรควรทำงานด้วยฮิสเทรีซิส 100% อย่างไรก็ตาม นี่ไม่ใช่ฮิสเทรีซีสอย่างแน่นอน เนื่องจากทรานซิสเตอร์เอาท์พุตทั้งสองถูกปิด และแรงดันไฟฟ้าเอาท์พุตจะยังคงอยู่ตลอดความจุเกตที่อยู่ด้านล่างของวงจร หาก Vcc อยู่ภายในแรงดันไฟฟ้าเกณฑ์หนึ่งหรือสองค่า (รูปที่ 56) ปริมาณของ "ฮิสเทรีซิส" จะลดลงเมื่อ Vcc เข้าใกล้ค่าที่เทียบเท่ากับ 2VT (รูปที่ 5c) ที่แรงดันไฟฟ้า Vcc เทียบเท่ากับแรงดันไฟฟ้าเกณฑ์สองค่า จะไม่มี "ฮิสเทรีซิส" และยังไม่มีกระแสไฟฟ้าผ่านทรานซิสเตอร์ในช่วงเวลาที่สับเปลี่ยน เมื่อค่าของ Vcc เกินแรงดันไฟฟ้าเกณฑ์สองค่า เส้นโค้งลักษณะการถ่ายโอนจะเริ่มปัดเศษ (รูปที่ 5d) เมื่อ Vm ไหลผ่านบริเวณที่ทรานซิสเตอร์ทั้งสองเปิดอยู่ กระแสที่ไหลในช่องของทรานซิสเตอร์จะสร้างแรงดันตกคร่อม ทำให้เกิดการปัดเศษของคุณลักษณะ

เมื่อพิจารณาระบบ CMOS สำหรับการป้องกันเสียงรบกวน จำเป็นต้องคำนึงถึงคุณลักษณะอย่างน้อยสองประการ: การป้องกันเสียงรบกวนและระยะขอบของเสียงรบกวน

ข้าว. H. การวัดเวลาขึ้นและลงและความล่าช้าในการแพร่กระจายในระบบ CMOS

วงจร CMOS สมัยใหม่มีค่าการป้องกันเสียงรบกวนโดยทั่วไปที่ 0.45Vcc ซึ่งหมายความว่าสัญญาณอินพุตเท็จที่แตกต่างจาก Vcc หรือ GND ด้วยจำนวนเท่ากับ 0.45Vcc หรือน้อยกว่า จะไม่แพร่กระจายผ่านระบบในฐานะระดับตรรกะที่ผิดพลาด โดยทั่วไปแล้ว สัญญาณดังกล่าวจะไม่เปลี่ยนสถานะเอาต์พุตขององค์ประกอบลอจิก ตัวอย่างเช่น ในฟลิปฟล็อป พัลส์นาฬิกาอินพุตเท็จที่มีแอมพลิจูด 0.45Vcc จะไม่เปลี่ยนสถานะ

นี่ไม่ได้หมายความว่าจะไม่มีสัญญาณปรากฏที่เอาต์พุตของวงจรเลย ในความเป็นจริง ผลจากอิทธิพลของสัญญาณรบกวน สัญญาณเอาท์พุตจะปรากฏที่เอาท์พุตของอินเวอร์เตอร์ แต่แอมพลิจูดจะลดลง เมื่อแพร่กระจายผ่านระบบดิจิทัล สัญญาณจะลดลงอีกตามวงจรที่ตามมาจนกระทั่งหายไปโดยสิ้นเชิง

ข้าว. 4. รับประกันขอบเขตภูมิคุ้มกันทางเสียงของวงจร CMOS ในช่วงอุณหภูมิตามฟังก์ชันของแรงดันไฟฟ้า V

ผู้ผลิตชิป CMOS ยังรับประกันเสียงรบกวน 1V ตลอดช่วงแรงดันไฟฟ้าและอุณหภูมิของแหล่งจ่ายทั้งหมด และสำหรับอินพุตผสมกัน นี่เป็นเพียงการเบี่ยงเบนของลักษณะภูมิคุ้มกันทางเสียง กล่าวอีกนัยหนึ่ง จากคุณลักษณะนี้เป็นไปตามที่เพื่อให้สัญญาณเอาท์พุตของวงจรซึ่งแสดงเป็นโวลต์ อยู่ภายใน 0.1 Vcc ของค่าของระดับลอจิกที่สอดคล้องกัน ("ศูนย์" หรือ "หนึ่ง") สัญญาณอินพุตจะต้องไม่ เกินค่า 0 ,1 Vcc บวก 1V เหนือระดับพื้นดินหรือต่ำกว่าระดับพลังงาน สถานการณ์นี้แสดงให้เห็นอย่างชัดเจนในรูป 4.

สำหรับวงจร TTL มาตรฐาน เช่น อัตราภูมิคุ้มกันเสียงรบกวนคือ 0.4V (รูปที่ 6)

การวิเคราะห์คุณสมบัติการใช้งานของชิป CMOS

รูปที่ 5 ลักษณะการถ่ายโอนสำหรับค่าต่าง ๆ ของแรงดันไฟฟ้า Vcc

ในส่วนนี้กล่าวถึงสถานการณ์ต่างๆ ที่เกิดขึ้นเมื่อพัฒนาระบบดิจิทัลโดยใช้ชิป CMOS: อินพุตที่ไม่ได้ใช้ การเชื่อมต่อองค์ประกอบแบบขนานเพื่อเพิ่มความจุในการโหลด การเดินสายบัสข้อมูล การประสานงานกับองค์ประกอบลอจิกของตระกูลอื่น

ข้าว. 6. ค่าที่รับประกันของช่วงแรงดันไฟฟ้าระดับลอจิกสำหรับวงจร TTL ในช่วงอุณหภูมิตามฟังก์ชันของแรงดันไฟฟ้า V

พินที่ไม่ได้ใช้หรือพูดง่ายๆ ก็คือ อินพุตที่ไม่ได้ใช้ไม่ควรปล่อยทิ้งไว้โดยไม่ได้เชื่อมต่อ เนื่องจากความต้านทานอินพุตสูงมาก (1,012 โอห์ม) อินพุตแบบลอยตัวสามารถเบี่ยงเบนระหว่างตรรกะศูนย์และตรรกะหนึ่ง ทำให้เกิดพฤติกรรมเอาต์พุตของวงจรที่ไม่สามารถคาดเดาได้และปัญหาของระบบที่เกี่ยวข้อง อินพุตที่ไม่ได้ใช้ทั้งหมดต้องเชื่อมต่อกับรางไฟฟ้า สาย "ทั่วไป" หรืออินพุตอื่นๆ ที่ใช้งานได้ การเลือกวิธีแก้ปัญหาไม่ใช่เรื่องบังเอิญเนื่องจากจำเป็นต้องคำนึงถึงผลกระทบที่อาจเกิดขึ้นกับความสามารถในการรับน้ำหนักเอาต์พุตของวงจร ตัวอย่างเช่น ลองพิจารณาเกท 4I-NOT สี่อินพุต ซึ่งใช้เป็นลอจิกเกต 2I-NOT แบบสองอินพุต โครงสร้างภายในแสดงไว้ในรูปที่. 7.

ให้อินพุต A และ B เป็นอินพุตที่ไม่ได้ใช้ หากอินพุตที่ไม่ได้ใช้เชื่อมต่อกับระดับลอจิกสูงคงที่ อินพุต A และ B จะเชื่อมต่อกับพาวเวอร์บัสเพื่อให้อินพุตที่เหลือสามารถทำงานได้ นี่จะเป็นการเปิดทรานซิสเตอร์ A และ B ตัวล่างและปิด A และ B ตัวบนที่สอดคล้องกันในกรณีนี้สามารถเปิดทรานซิสเตอร์ตัวบนได้ไม่เกินสองตัวในเวลาเดียวกัน อย่างไรก็ตาม หากอินพุต A และ B เชื่อมต่อกับอินพุต C ความจุอินพุตจะเพิ่มขึ้นสามเท่า แต่แต่ละครั้งอินพุต C ไปที่ตรรกะศูนย์ ทรานซิสเตอร์ตัวบน A, B และ C จะเปิดขึ้น โดยจะเพิ่มค่าของกระแสเอาท์พุตสูงสุดสามเท่าที่ลอจิก หนึ่ง. หากอินพุต D ได้รับลอจิกระดับศูนย์ ทรานซิสเตอร์ตัวบนทั้งสี่ตัวจะเปิดทำงาน ดังนั้น การเชื่อมต่ออินพุตที่ไม่ได้ใช้ขององค์ประกอบ NAND เข้ากับพาวเวอร์บัส (หรือไม่ใช่กับสาย "ทั่วไป") จะเปิดการทำงาน แต่การเชื่อมต่ออินพุตที่ไม่ได้ใช้เข้ากับอินพุตอื่น ๆ ที่ใช้จะรับประกันการเพิ่มขึ้นของกระแสเอาต์พุตที่ไหลของตรรกะ "หนึ่ง ” ในกรณีขององค์ประกอบ AND-NOT (หรือกระแสเอาต์พุตเอาท์พุตที่ระดับตรรกะ “ศูนย์” ในกรณีขององค์ประกอบ OR-NOT)

สำหรับทรานซิสเตอร์ที่ต่อแบบอนุกรม กระแสไฟเอาท์พุตจะไม่เพิ่มขึ้น ในสถานการณ์เช่นนี้ องค์ประกอบลอจิกแบบหลายอินพุตสามารถใช้เพื่อควบคุมโหลดที่ทรงพลังได้โดยตรง เช่น คอยล์รีเลย์หรือหลอดไส้

ขึ้นอยู่กับประเภทขององค์ประกอบลอจิก การรวมอินพุตรับประกันความสามารถในการรับน้ำหนักเพิ่มขึ้นสำหรับกระแสรั่วไหลหรือกระแสจม แต่ไม่ใช่ทั้งสองอย่างพร้อมกัน เพื่อรับประกันการเพิ่มขึ้นของกระแสเอาต์พุตทั้งสองจำเป็นต้องเชื่อมต่อองค์ประกอบลอจิกหลาย ๆ แบบขนาน (รูปที่ 8) ในกรณีนี้ความสามารถในการรับน้ำหนักเพิ่มขึ้นทำได้โดยการเชื่อมต่อแบบขนานของโซ่ทรานซิสเตอร์หลายตัว (รูปที่ 7) ซึ่งจะเพิ่มกระแสไฟขาออกที่สอดคล้องกัน

ข้าว. 7. องค์ประกอบลอจิคัลสี่อินพุต 4I-NOT ซึ่งเป็นส่วนหนึ่งของไมโครวงจร KR1561LA1

มีสองวิธีหลักในการเดินสายดาต้าบัส วิธีแรกคือการเชื่อมต่อแบบขนานขององค์ประกอบบัฟเฟอร์ CMOS ทั่วไป (เช่น K561LN2) และวิธีที่สองที่ได้รับความนิยมมากที่สุดคือการเชื่อมต่อองค์ประกอบที่มีสถานะเอาต์พุตสามสถานะ

บทความนี้จัดทำโดยบรรณาธิการของนิตยสาร Electronics คุณสามารถอ่านบทความอื่น ๆ ได้จากนิตยสาร Electronics

ในการออกแบบไอซีดิจิทัลนอกเหนือจากทรานซิสเตอร์แบบไบโพลาร์ pnp และ pnp แล้วยังใช้เอฟเฟกต์สนามแบบยูนิโพลาร์และทรานซิสเตอร์ช่องสัญญาณด้วย (รูปที่ 5.17a) ซึ่งเรียกว่าทรานซิสเตอร์ MOS (MOS - โลหะ - ออกไซด์ - เซมิคอนดักเตอร์ - โลหะ - ออกไซด์ - เซมิคอนดักเตอร์ ). โดยทั่วไป ทรานซิสเตอร์เอฟเฟกต์สนามมีอิเล็กโทรดสี่อิเล็กโทรด: แหล่งกำเนิด S (แหล่งที่มา), เดรน D (เดรน), เกต G (เกต) และซับสเตรต SS (ซับสเตรต) เทอร์มินัลเกทในอิมเมจ FET ถูกเลื่อนเข้าใกล้เทอร์มินัลต้นทางมากขึ้น ภาพช่องสัญญาณที่มีเส้นประเสริมสมรรถนะ เป็นสัญลักษณ์ของการไม่มีการนำไฟฟ้าระหว่างท่อระบายน้ำและแหล่งกำเนิดที่แรงดันไฟฟ้าของแหล่งกำเนิดเกตเป็นศูนย์ ในรูป ตามตาราง 5.17 และสัญลักษณ์ “+” และ “-” ระบุถึงขั้วของแรงดันไฟฟ้าบนอิเล็กโทรดสำหรับการทำงานปกติของทรานซิสเตอร์เอฟเฟกต์สนาม โดยทั่วไปวัสดุพิมพ์จะเชื่อมต่อกับแหล่งจ่ายไฟหรือขั้วใดขั้วหนึ่งของแหล่งจ่ายไฟ

ในรูป 5.17.6 แสดงวงจรสำหรับเชื่อมต่อทรานซิสเตอร์คู่เสริม (ทรานซิสเตอร์ที่มีช่องสัญญาณต่างกัน) ซึ่งเป็นสวิตช์อิเล็กทรอนิกส์ - อินเวอร์เตอร์ (LE NOT) คุณลักษณะของสวิตช์นี้คือการไม่มีกระแสผ่านทรานซิสเตอร์ในสถานะคงที่เนื่องจากค่าใด ๆ ของสัญญาณอินพุตหนึ่งในทรานซิสเตอร์ที่เชื่อมต่อแบบอนุกรมจะถูกปิด สวิตช์จะใช้กระแสไฟเฉพาะเมื่อมีการสวิตช์ในช่วงเวลาที่สัญญาณอินพุตเปลี่ยนแปลง ในช่วงเวลานี้ทรานซิสเตอร์ทั้งสองตัว

เปิดเนื่องจากสัญญาณอินพุตมีค่านำไปสู่ความแตกต่างของแรงดันไฟฟ้าระหว่างเกตและแหล่งที่มาของทรานซิสเตอร์ -channel ซึ่งแตกต่างอย่างมากจากศูนย์ กระแสไฟฟ้าไหลสูงสุดที่

ทรานซิสเตอร์แบบ Field-Effect ช่วยให้สามารถสร้างได้ไม่เพียงแต่แบบดิจิทัลเท่านั้น แต่ยังรวมถึงสวิตช์แบบอะนาล็อกสำหรับการสลับสัญญาณอะนาล็อกแบบไบโพลาร์ ซึ่งไม่สามารถทำได้ด้วยทรานซิสเตอร์แบบไบโพลาร์ ในรูป 5.17,c แสดงองค์ประกอบหลักของสวิตช์แอนะล็อกดังกล่าว (แทนที่จะใช้ศักย์กราวด์ในการสลับสัญญาณไบโพลาร์ ควรใช้แรงดันไฟฟ้าลบ ที่ค่า ทรานซิสเตอร์ทั้งสองตัวจะปิด (ความต้านทานของไพรเวตคีย์เป็นแบบหมุน คีย์คือ เปิดอยู่ และเมื่อทรานซิสเตอร์ตัวใดตัวหนึ่งเปิด ขึ้นอยู่กับขั้วของแรงดันไฟฟ้าอินพุตที่ถูกสวิตช์ ในกรณีนี้ ความต้านทานระหว่างขั้วสวิตช์จะอยู่ในช่วงตั้งแต่หน่วยถึงหลายร้อยโอห์ม ขึ้นอยู่กับประเภท (ความต้านทานของขั้วสวิตช์เปิด) สวิตช์) ยิ่งการพึ่งพาแรงดันไฟฟ้าของสัญญาณสวิตช์ต่ำลงเท่าใดความเป็นเส้นตรงของสวิตช์ก็จะยิ่งสูงขึ้นเท่านั้น เมื่อออกแบบสวิตช์แบบอะนาล็อกจะมีการใช้มาตรการเพื่อปรับปรุงความเป็นเส้นตรงของสวิตช์แบบอะนาล็อก เป็นขั้วของสวิตช์ที่ใช้สัญญาณสวิตช์

เทคโนโลยีหลักสามประการสำหรับการผลิตไอซีทรานซิสเตอร์เอฟเฟกต์สนามได้รับการพัฒนา:

เทคโนโลยี MOS (เทคโนโลยี n-MOS)

เทคโนโลยี MOS เทคโนโลยี p-MOS)

เทคโนโลยี CMOS เทคโนโลยี CMOS; CMOS - MOS เสริม)

เทคโนโลยีทั้งหมดเหล่านี้ได้รับการปรับปรุงอย่างต่อเนื่องเพื่อเพิ่มความเร็วและระดับการรวมองค์ประกอบต่างๆ บนชิป จนถึงปัจจุบันมีการพัฒนาเทคโนโลยีเหล่านี้หลายสิบรายการ

การออกแบบวงจรไอซีซีมอส ซีรีส์ CMOS IC แรกได้รับการพัฒนาโดยบริษัทในปี 1968 จากนั้นซีรีส์ก็ออกวางจำหน่าย ซึ่งต่อมาถูกแทนที่ด้วยซีรีส์ที่มีลักษณะที่ดีขึ้น ซีรีส์ IC เหล่านี้ผลิตโดยบริษัทต่างประเทศหลายแห่ง เช่น ซีรีส์ ซีรีส์ ซีรีส์ เป็นต้น ทั่วไป

ข้อเสียของไอซีของซีรีย์เหล่านี้คือความเร็วต่ำ (เวลาหน่วงของสัญญาณถึงหลายร้อยมิลลิวินาที) และกระแสเอาต์พุตต่ำ

ในปี 1981 Motorola และ National Semiconductor ได้พัฒนา IC ซีรีส์ที่มีพารามิเตอร์ทางกายภาพใกล้เคียงกับซีรีย์ โดยเฉพาะอย่างยิ่งประสิทธิภาพของซีรีย์ CMOS และ TTL เหล่านี้จะเหมือนกัน (เวลาหน่วงประตูเฉลี่ยไม่ใช่) ประสิทธิภาพที่ดียิ่งขึ้นไปอีกในซีรีส์ CMOS ที่พัฒนาขึ้นในปี 1985 โดย Texas Instruments Inc. - บริษัทนำคุณสมบัติเชิงบวกของทั้ง TTL IC และ CMOS ICs มาใช้ใน VST series ICs (1987) ซึ่งผลิตขึ้นโดยใช้เทคโนโลยี BiCMOS ซึ่งเป็นเทคโนโลยีที่มีการวางตำแหน่งทรานซิสเตอร์แบบไบโพลาร์และ CMOS บนชิปตัวเดียวกันที่มีระดับสัญญาณ IC อินพุตและเอาต์พุต เข้ากันได้กับระดับ TTL)

ในตาราง 5.9 แสดงความสอดคล้องระหว่างซีรีย์ CMOS IC ในประเทศและต่างประเทศ แรงดันไฟจ่ายของ CMOS IC สามารถเปลี่ยนแปลงได้ภายในขีดจำกัดที่กว้าง ยิ่งแรงดันไฟฟ้าจ่ายสูงเท่าไร IC จะทำงานเร็วขึ้นเท่านั้น ในแง่ของฟังก์ชันที่ทำและ (หรือ) การกำหนดหมายเลขพิน ไอซีของซีรีส์ 4000 ส่วนใหญ่แตกต่างจากไอซี TTL ที่มีจุดประสงค์การทำงานคล้ายคลึงกัน ช่วงการทำงานของซีรีย์ IC รวมถึงส่วนหนึ่งของไอซีของทั้งซีรีย์ TTL 54/74 และซีรีย์ CMOS ที่มีตัวเลขเท่ากันในซีรีย์เหล่านี้ทั้งหมดโดยมีจุดประสงค์การใช้งานและการกำหนดหมายเลขพินเหมือนกัน)

ในรูป ตามรูป 5.18 a แสดงวงจรป้องกันไดโอดของอินพุตและเอาต์พุตของ LE จากแรงดันไฟฟ้าคงที่สำหรับไอซีซีรีส์ a ในรูป 5.18.6 - สำหรับซีรีย์ IC ไอซีดิจิทัลทั้งหมดมีการป้องกันอินพุตและเอาท์พุตดังกล่าว ยกเว้นตัวแปลงระดับแรงดันไฟฟ้าซึ่งใช้เวอร์ชันอื่นของการป้องกันอินพุต (รูปที่ 5.19) ด้วยการป้องกันอินพุตเวอร์ชันแรก ระดับสัญญาณอินพุตไม่ควรเกินแรงดันไฟฟ้าเนื่องจากการเปิดของไดโอดที่เชื่อมต่อระหว่างอินพุตและขั้ว ด้วยตัวเลือกการป้องกันที่สอง ระดับสัญญาณอินพุตอาจสูงกว่าระดับหลายเท่า ค่าโดยไม่ทำให้ IC เสียหาย (แรงดันไฟฟ้าส่วนเกินถูกดับโดยตัวต้านทาน) ในกรณีนี้ IC ทำหน้าที่เป็นตัวแปลงสเต็ปดาวน์ลอจิก 1 วงจรอินพุตยังช่วยป้องกันแรงดันไฟฟ้าอินพุตเชิงลบอีกด้วย ใน

(ดูการสแกน)

ต่อไปนี้ ตามกฎแล้วจะไม่แสดงวงจรป้องกันอินพุตและเอาต์พุต

ความแตกต่างระหว่างอนุกรม (รูปที่ 5.19,a) และ (รูปที่ 5.19,6) คือการมีบัฟเฟอร์เพิ่มเติมที่เอาต์พุตของ IC ของชุดหลังเพื่อแยก IC ออกจากสภาพแวดล้อมภายนอก แทนที่จะเป็นซีรีส์ ปัจจุบันมีการผลิตซีรีส์ที่มีเอาต์พุตที่ไม่มีบัฟเฟอร์ซึ่งมีพารามิเตอร์ทางไฟฟ้าที่คล้ายกัน (UB - Unbuffered, B - Buffered) การมีบัฟเฟอร์เอาต์พุตเพิ่มเติมในซีรีส์ CD40005 ส่งผลให้สัญญาณล่าช้าใน LE เพิ่มขึ้น แต่ปรับปรุงคุณสมบัติการสลับ ลักษณะเปรียบเทียบของซีรี่ส์เหล่านี้แสดงอยู่ในตาราง 5.10.

ตารางที่ 5.10. (ดูการสแกน) พารามิเตอร์ของ IC ซีรีส์ CD4000B และ CD4000UB

การใช้งานสวิตช์แบบอะนาล็อกแสดงไว้ในรูปที่ 1 5.20. เมื่อค่าสัญญาณเป็น OE = 1 (OE - เปิดใช้งานเอาต์พุต) ปุ่มจะเปิดและเมื่อปิด ในสถานะปิด สวิตช์จะมีคุณลักษณะพิเศษคืออิมพีแดนซ์เอาต์พุตที่สูง และเป็นเรื่องปกติที่จะบอกว่าเอาต์พุตอยู่ในสถานะ Z แทน

ศักย์กราวด์ คุณสามารถใช้แรงดันลบได้ แต่ต้องเป็นไปตามเงื่อนไข

วงจรอินพุต 2 ตัวจะแสดงในรูป 5.21. ระยะเอาท์พุตของทรานซิสเตอร์เสริมสองตัวคือระยะบัฟเฟอร์ เนื่องจากจะแยกการเชื่อมต่อภายในทั้งหมดออกจากเอาท์พุตของ LE ความแตกต่างระหว่างซีรีย์ที่ไม่มีบัฟเฟอร์และซีรีย์บัฟเฟอร์สามารถมองเห็นได้ชัดเจนจากรูปที่ 1 แผนภาพ 5.22 ซึ่งแสดงฟังก์ชันเดียวกัน 5.23.

ชุดองค์ประกอบสากลซึ่งประกอบด้วยทรานซิสเตอร์ MOS และอินเวอร์เตอร์เสริมสองคู่ถูกนำมาใช้ใน (รูปที่ 5.24) ชุดนี้ช่วยให้ผู้ใช้สามารถใช้การเชื่อมต่อพิน IC ภายนอกเพื่อรับสวิตช์แอนะล็อกและ

สวิตช์สองช่องแบบอะนาล็อก (รูปที่ 5.25) - เชื่อมต่อหมุด 2 และ 9 4 และ 11; 3 และ 6; 8, 10 และ 13; 1, 5 และ 12;

อินเวอร์เตอร์สามตัว - เชื่อมต่อพิน 2, 11 และ 14; 4, 7 และ 9; 8 และ 13 (เอาต์พุตไม่มีอินพุต 6); 1 และ 5 (เอาต์พุตไม่มีอินพุต 3); 10 - อินพุตเอาต์พุตไม่;

3OR-NOT - เชื่อมต่อพิน 4, 7 และ 9; และ 11; 5, 8 และ 12 (เอาต์พุต LE พร้อมอินพุต 3, 6 และ 10);

3I-NOT - เชื่อมต่อพิน 2, 11 และ 14; 4 และ 8; 5 และ 9; 1, 12 และ 13 (เอาต์พุต LE พร้อมอินพุต 3, 6 และ 10);

LE ซึ่งใช้ฟังก์ชั่นการเชื่อมต่อพิน 2 และ 14 4, 8 และ 9; 1 และ 11; 5, 12 และ 13 (เอาต์พุต

LE ซึ่งใช้ฟังก์ชั่นการเชื่อมต่อพิน 2 และ 14 7 และ 9; 4 และ 8; 1, 11 และ 13; 5 และ 12 (เอาต์พุต ;

อินเวอร์เตอร์ที่มีเอาต์พุตสถานะ Z ทำหน้าที่

ที่และสถานะเอาต์พุต Z ที่เชื่อมต่อพิน 8, 11 และ 13;

เมื่อเปรียบเทียบกับ TTL ICs ควรสังเกตข้อดีต่อไปนี้ของ CMOS IC ซีรีส์ 4000 (ซีรีส์ 561 และ 1561):

การใช้พลังงานต่ำในช่วงความถี่สูงถึง (ในโหมดคงที่ การใช้พลังงานต่อวาล์ว)

แรงดันไฟฟ้าที่หลากหลาย คุณสามารถใช้แหล่งจ่ายไฟที่ไม่เสถียร ความต้านทานอินพุตสูงมาก (ความสามารถในการรับน้ำหนักสูงที่ความถี่สูงถึง

การพึ่งพาลักษณะอุณหภูมิต่ำ ข้อเสียของ CMOS IC ซีรีส์ 4000 (ซีรีส์ 561 และ 1561) ได้แก่:

เพิ่มความต้านทานเอาต์พุต (0.5 ... 1 kOhm); อิทธิพลอย่างมากของความจุโหลดและแรงดันไฟฟ้าต่อเวลาหน่วง ระยะเวลาของขอบ และการใช้พลังงาน

เวลาล่าช้าที่ยาวนานและระยะเวลาของแนวรบ หลากหลายพารามิเตอร์ทั้งหมด

กราฟการกระจายพลังงานเทียบกับความถี่สำหรับ CMOS และ TTL IC ตัดกันที่ความถี่หนึ่ง เนื่องจากกำลังไดนามิกของ TTL IC ขึ้นอยู่กับความถี่ในการสลับน้อยมาก ที่ความถี่สูงสุดที่อนุญาต การใช้พลังงานของ CMOS IC จะอยู่ในลำดับเดียวกันกับของ TTL IC

ในโหมดคงที่ (ไม่มีการโอเวอร์โหลด) ระดับสัญญาณเอาท์พุตของ CMOS IC จะแตกต่างอย่างมากจากระดับของ CMOS IC ตรงกันข้ามกับค่าทั่วไป ข้อกำหนดสำหรับระดับสัญญาณอินพุตก็แตกต่างกันอย่างมากเช่นกัน: สำหรับ CMOS IC ซึ่งแตกต่างจาก ,2 V สำหรับ TTL BC สิ่งนี้ทำให้เกิดปัญหาบางอย่างเมื่อใช้ TTL และระดับในอุปกรณ์เครื่องเดียว

วิธีการประสานงานระดับต่างๆ จะมีการหารือในมาตรา 5.6

ซีรีส์นี้ผลิต CMOS IC สองประเภท: ซีรีส์ที่ไม่อินพุตตรงกับ TTL IC และซีรีส์ที่อินพุตตรงกับ TTL IC (ซึ่งไม่จำเป็นต้องแปลงระดับเพิ่มเติม) ซีรีย์เหล่านี้มีความแตกต่างในการใช้งานวงจรอินพุตและเอาท์พุตของไอซี ดังแสดงในรูปที่ 1 รูป 5.26 และสำหรับซีรีย์ IC ในรูป ในรูป 5.26, b - สำหรับซีรีย์ IC ในรูปที่ 1 ในรูป 5.27 - สำหรับซีรีย์ IC และในรูป. 5.28 - สำหรับซีรีย์ IC เกณฑ์การสลับสำหรับซีรีย์ IC อยู่ระหว่าง และสำหรับซีรีย์ IC เกณฑ์การสลับจะเท่ากับข้อกำหนดสำหรับระดับสัญญาณอินพุตที่ระบุโดยความไม่เท่าเทียมกัน

ภูมิคุ้มกันทางเสียงของซีรีย์ IC แสดงไว้ในตารางที่ 1 5.11 ซึ่งจะเห็นได้ว่าสูงกว่าซีรีย์ TTL อย่างมีนัยสำคัญ (ดูตาราง 5.5) ค่าจำกัดของพารามิเตอร์ของไอซีของซีรีย์เหล่านี้แสดงอยู่ในตาราง 5.12 และสภาวะการทำงานที่แนะนำ

(ดูการสแกน)

ในตาราง 5.13.

วงจรรวมของซีรีย์ CMOS ที่มีตัวเลขเท่ากัน (สำหรับไอซีต่างประเทศ) หรือมีการกำหนดตัวอักษรและตัวเลขเหมือนกัน (สำหรับไอซีในประเทศแยกออกเป็นกลุ่มซีรีย์ 176/561/564/1561 และ 1564/1554) ทำหน้าที่เหมือนกันและตรงกัน เค้าโครงของหมุดภายนอก ในอนาคต ในภาพวาดสำหรับไอซีซีรีส์ CMOS จะมีการระบุชื่อของไอซีของซีรีส์เฉพาะเพียงซีรีส์เดียว แม้ว่าไอซีที่คล้ายกันอาจอยู่ในซีรีส์อื่นก็ตาม

ข้าว. 5.29 (ดูการสแกน)

ในรูป 5.29 แสดง LE AND-NOT, AND, NOT, OR-NOT และผลรวมแบบโมดูโล 2 ที่ผลิตโดยอุตสาหกรรมในประเทศ สัญลักษณ์กราฟิกระบุจำนวนอะนาล็อกของไอซีต่างประเทศ องค์ประกอบลอจิกของซีรีส์ 176 แสดงในรูปที่ 1 5.30. แอปพลิเคชันถูกกล่าวถึงข้างต้นเมื่ออธิบายอะนาล็อกต่างประเทศ: คู่ทรานซิสเตอร์เสริม, G - เกต, ท่อระบายน้ำของทรานซิสเตอร์ p-channel และ n-channel, แหล่งที่มา SP และ SN

(คลิกเพื่อดูภาพสแกน)

ทรานซิสเตอร์ p-channel และ n-channel) LE ต่างประเทศซึ่งปัจจุบันไม่มีระบบอะนาล็อกในประเทศแสดงไว้ในรูปที่ 1 5.31 และ 5.32

ข้าว. 5.32 (ดูการสแกน)

พารามิเตอร์ของ IC ซีรีส์ CMOS ได้รับในตารางที่ 1 และในตาราง A2.3 - พารามิเตอร์ของไอซีซีรีส์ 4000 ซึ่งควรนำมาพิจารณาเป็นหลักเมื่อออกแบบอุปกรณ์ดิจิทัลและไมโครโปรเซสเซอร์ พารามิเตอร์ของซีรีย์ IC ในประเทศ 176, 561 และ 1561 สามารถพบได้ในหนังสืออ้างอิงและซีรีย์ IC 1554 - นิ้ว มีข้อมูลอ้างอิงที่เป็นประโยชน์เกี่ยวกับไอซีซีรีส์ CMOS อยู่ที่

วงจรรวมของซีรีส์ 54.AC11000/74.AC11000

เพื่อลดระดับเสียงรบกวนในไอซี CMOS ความเร็วสูงที่เกิดขึ้นเมื่อเปลี่ยน LE ควรใช้ตำแหน่งตรงกลางของพินไฟบน

ชิปและเอาต์พุต IC ควรอยู่ที่ด้านข้างซึ่งเป็นที่ตั้งของพินเพาเวอร์ทั่วไป (GND) บริษัทได้เปิดตัวซีรีส์ที่ตัวเลข AND ระบุตำแหน่งศูนย์กลางของพินกำลังของ IC และตัวเลขระบุหมายเลขซีเรียลของ IC ดังที่แสดงในรูปที่ 1 5.33 แสดง LE ของซีรีย์เหล่านี้

วงจรรวมซีรีส์ SN54BCT/SN74BCT

ตามที่กล่าวไว้ข้างต้น IC ของซีรีส์เหล่านี้ผลิตขึ้นโดยใช้เทคโนโลยี BiMOS วงจรอินพุตของไอซีถูกสร้างขึ้นตามวงจรที่แสดงในรูปที่ 1 ตามเวอร์ชัน 5.34a ซึ่งทำให้อินพุตของไอซีเหล่านี้เข้ากันได้กับระดับสัญญาณอินพุต TTL

ระบบไมโครโปรเซสเซอร์ใช้ไดรเวอร์บัสและตัวรับส่งสัญญาณจำนวนมาก และในเวลาใดก็ตามตัวรับส่งสัญญาณหรือไดรเวอร์ของอุปกรณ์ภายนอกเพียงอุปกรณ์เดียวเท่านั้นที่อยู่ในสถานะแอ็คทีฟ และส่วนที่เหลือจะอยู่ในสถานะ Z ไดรเวอร์และตัวรับส่งสัญญาณที่ใช้เทคโนโลยี TTL ใช้กระแสในสถานะ Z ของเอาต์พุตในลำดับเดียวกันกับในสถานะแอ็กทีฟของเอาต์พุต แม้ว่าจะไม่ได้ทำงานที่มีประโยชน์ส่วนใหญ่ก็ตาม

เป้าหมายหลักของการพัฒนา BiMOS IC คือการลดการใช้กระแสไฟในสถานะ Z ของเอาต์พุต IC ลงอย่างมากสำหรับการออกแบบอุปกรณ์ภายนอกของระบบไมโครโปรเซสเซอร์ ในรูป แสดงวงจร - สถานะของเอาท์พุตที่ทำโดยใช้เทคโนโลยี BiMOS, วงจรอินพุทดังแสดงในรูป. 5.34,ก)

อินพุต IC ที่ไม่ได้ใช้

เมื่อออกแบบอุปกรณ์ดิจิทัลบนไอซี อาจใช้อินพุตบางส่วนไม่ได้ ตามตรรกะการทำงานของอุปกรณ์ที่กำลังพัฒนา ควรใช้ลอจิกระดับ 0 หรือระดับ 1 กับอินพุตเหล่านี้ ลอจิกระดับ 0 ทั้งใน TTL และ CMOS IC จะได้รับจากการเชื่อมต่ออินพุตที่ไม่ได้ใช้เข้ากับเคส ไปยังอินพุตที่ไม่ได้ใช้โดยเชื่อมต่อเข้ากับแหล่งจ่ายแรงดันไฟฟ้า (TTL IC) หรือ (CMOS IC) อย่างไรก็ตาม แนะนำให้เชื่อมต่ออินพุตของ TTL IC ซีรีส์ 54/74 ซึ่งใช้ทรานซิสเตอร์หลายตัวปล่อยสัญญาณเข้ากับแหล่งจ่ายไฟ ผ่านตัวต้านทานจำกัดกระแสเพื่อป้องกันแรงดันไฟกระชากที่เกิดขึ้น เช่น เมื่อเปิดเครื่อง

พื้นฐานขององค์ประกอบ CMOS คืออินเวอร์เตอร์ที่สร้างขึ้นจากทรานซิสเตอร์ MOS เสริม (เสริม) สองตัว ( n-MOS และ พี-MOS) พร้อมเกตแยกและช่องเหนี่ยวนำ คุณสมบัติของโครงการนี้ ( ข้าว. 4.17) คือแรงดันไฟฟ้าขาเข้าไม่เพียงควบคุมทรานซิสเตอร์หลักเท่านั้น แต่ยังควบคุมทรานซิสเตอร์โหลดด้วย

บน ข้าว. 4.5.2.ให้คุณสมบัติประตูระบายน้ำของทรานซิสเตอร์ที่ใช้ ทรานซิสเตอร์ด้วย n-ช่อง ( วีทีเอ็น) เริ่มนำกระแสไฟฟ้าหากจ่ายแรงดันบวกที่เกตและทรานซิสเตอร์ด้วย ร-ช่อง ( เวอร์มอนต์ p) - ถ้าใช้แรงดันไฟฟ้าลบกับเกตที่สัมพันธ์กับแหล่งกำเนิด

สิ่งสำคัญคือทรานซิสเตอร์ทั้งสองตัวจะต้องมี "ส้น" ในลักษณะประตูระบายน้ำ ดังนั้นหากเราต้องการให้วงจรทำงานโดยมีแรงดันไฟฟ้าเป็นบวก (+ อี พี) จึงจำเป็นต้องใช้เป็นทรานซิสเตอร์สำคัญ วีทีเอ็นและในฐานะที่เป็นภาระ – วีทีพี.

ข้าว. 4.17.1. อินเวอร์เตอร์ซีมอส

ข้าว. 4.5.2. ลักษณะเดรนเกตของทรานซิสเตอร์แบบ CMOS

อินเวอร์เตอร์ ( ข้าว. 4.17) ถูกสร้างขึ้นเพื่อให้แหล่งที่มา เวอร์มอนต์ p เชื่อมต่ออยู่กับ เอ็น,และแหล่งที่มา วีทีเอ็น- กับพื้นดิน เกตส์ วีทีเอ็นและ เวอร์มอนต์ p ถูกรวมเข้าด้วยกันและทำหน้าที่เป็นอินพุตของอินเวอร์เตอร์และท่อระบายน้ำ วีทีเอ็นและ เวอร์มอนต์ p จะถูกรวมเข้าด้วยกันและทำหน้าที่เป็นเอาต์พุตของอินเวอร์เตอร์ ด้วยการเชื่อมต่อนี้ สูตรต่อไปนี้จะใช้ในการกำหนดแรงดันไฟฟ้าระหว่างเกตและแหล่งกำเนิดได้ วีทีเอ็นและ เวอร์มอนต์พี: U zip = U ใน U zir = U ใน -E p

คุณซิป– แรงดันไฟฟ้าเกต-แหล่งกำเนิด n-ช่องทรานซิสเตอร์ ( วีทีเอ็น);

คุณครับ– แรงดันไฟฟ้าเกต-แหล่งกำเนิด ร-ช่องทรานซิสเตอร์ ( วีที อาร์).

เมื่อพิจารณาการทำงานของอินเวอร์เตอร์เราจะถือว่า วีทีเอ็นและ เวอร์มอนต์ p มีลักษณะเฉพาะและแรงดันไฟฟ้าเกณฑ์เหมือนกัน ยู พีน =½ คุณปร½=1.5V.

ยู พี- แรงดันไฟฟ้าเกณฑ์ n-ช่องทรานซิสเตอร์

คุณปร- แรงดันไฟฟ้าเกณฑ์ พี-ช่องทรานซิสเตอร์

พิจารณาการทำงานของอินเวอร์เตอร์ CMOS ตาม HVV ( ข้าว. 4.18-ก) ซึ่งสามารถแยกแยะความแตกต่างได้สี่ส่วนและการขึ้นต่อกัน ยู ซี = ฉ(ยู บีเอ็กซ์) (ข้าว. 4.18-ข).

ส่วนที่ 1: U 0 เป็นปอนด์ U Pp- ในเวลาเดียวกัน U zip = U เข้าและ วีทีเอ็นปิด, คุณ zir = U ใน - E p< คุณปรและ วีทีพีเปิด.

ข้าว. 4.18. ลักษณะอินเวอร์เตอร์ CMOS:
a) IXВВ, b) U GATE-SOURCE = f(U ВX); c) I การบริโภค = f(U BX)

วีทีเอ็นปิด), เวอร์มอนต์ p อยู่ในความอิ่มตัวลึก แรงดันเอาต์พุตจะใกล้เคียงกัน อีพี ( คุณ 1 ออก » อีป)

ส่วนที่ 2: U P > U VX > U Pp,

ที่ไหน ขึ้น -แรงดันไฟฟ้าที่วงจรสวิตช์

และ U ออก = 0.5(U 1 - U 0) U SPTA = U VX > U หน้าและ วีทีเอ็นเริ่มเปิด คุณ ZIR = U VX -E P< U Пр และ เวอร์มอนต์พีเปิดอยู่

ในบริเวณนี้ ½ ยู อะไหล่½ < ½ คุณ ZIRครึ่งตามนั้น เวอร์มอนต์ p จะยังคงอยู่ในความอิ่มตัวและ วีทีเอ็น– ในโหมดแอคทีฟ

วีทีเอ็น.

กระแสที่ไหลในวงจรทำให้เกิดแรงดันตกคร่อมช่องสัญญาณ เวอร์มอนต์ p ด้วยเหตุนี้แรงดันเอาต์พุตจึงเริ่มลดลง อย่างไรก็ตาม เมื่อแรงดันไฟฟ้าอินพุตเพิ่มขึ้นในส่วนนี้ แรงดันเอาต์พุตจะลดลงเล็กน้อย เนื่องจาก เวอร์มอนต์ p ยังอยู่ในความอิ่มตัว

จุด ขึ้น:คุณ VX = UP =0.5E P;

U SPTA =U VX = U P > U Pp, และ วีทีเอ็นเปิด; 0.5E ป< U Пр และ เวอร์มอนต์พีเปิดอยู่

ณ จุดนี้ | ยู อะไหล่|=|คุณ ZIR- ดังนั้นความต้านทานของช่องสัญญาณของทรานซิสเตอร์ทั้งสองจึงเท่ากัน ดังนั้นแรงดันไฟขาออกจะเท่ากับครึ่งหนึ่งของแรงดันไฟฟ้าของแหล่งจ่ายไฟ ( คุณเอาท์พุท=0,5อีป) จุดนี้สอดคล้องกับส่วนแนวตั้งของคุณลักษณะ ในขณะนี้ วงจรใช้กระแสสูงสุด เนื่องจากทรานซิสเตอร์ทั้งสองเปิดอยู่ เมื่อแรงดันไฟฟ้าอินพุตเปลี่ยนแปลงเพียงเล็กน้อย แรงดันเอาต์พุตจะเปลี่ยนแปลงอย่างมาก

ส่วนที่ 3: อี พี -½ คุณปร½ > U BX > ยู ป;ยู อะไหล่= U VX > U หน้าและ วีทีเอ็นเปิด; คุณ ZIR = U VX -E P< U Пр และ เวอร์มอนต์ P เปิดกว้างแต่มีการเติบโต ยู วีเอ็กซ์จะเปิดน้อยลงเรื่อยๆ

บนเว็บไซต์นี้ ยูอะไหล่ >|คุณ ZIR| และดังนั้น วีทีเอ็นอยู่ในความอิ่มตัว ก เวอร์มอนต์ p - ในโหมดแอคทีฟ

กระแสไฟฟ้าที่ใช้โดยวงจรในกรณีนี้จะถูกกำหนดโดยทรานซิสเตอร์ เวอร์มอนต์พี

แรงดันไฟขาออกในส่วนนี้เท่ากับแรงดันตกคร่อมช่องสัญญาณ วีทีเอ็น- เพราะ วีทีเอ็นอยู่ในความอิ่มตัว ดังนั้นหยดนี้จึงน้อยและเพิ่มขึ้นเรื่อยๆ ยู บีเอ็กซ์มันลดลงมากขึ้นเรื่อยๆ

ส่วนที่สี่: E p > U ใน > E p -½ คุณปร½; คุณซิป= คุณใน > U Pและ วเปิด; U zir = U ใน -E p >U zipและ เวอร์มอนต์พีปิดแล้ว

ในสถานะนี้ วงจรจะไม่กินกระแสเลย (ตั้งแต่ เวอร์มอนต์ p ถูกปิด) วีทีเอ็นอยู่ในความอิ่มตัวลึก แรงดันเอาต์พุตจะใกล้เคียงกับศูนย์ ( คุณออกไป» 0).

ดังที่เห็นได้จาก HVV ( รูปที่ 4.5.1ก) องค์ประกอบ CMOS มีภูมิคุ้มกันสัญญาณรบกวนที่ดี ภูมิคุ้มกันเสียงของศูนย์และหนึ่งมีค่าเท่ากัน เนื่องจากจุดเปลี่ยน ( คุณใน = U P) อยู่ตรงกลางของช่วงแรงดันไฟฟ้าอินพุต ( อี พี >ยู อิน > 0) ที่ อี พี= +5V ค่าสัญญาณรบกวนสูงสุดสามารถเข้าถึง 1.5V ด้วยการเจริญเติบโต อี พีภูมิคุ้มกันทางเสียงสัมบูรณ์เพิ่มขึ้น ภูมิคุ้มกันสัญญาณรบกวนขององค์ประกอบ CMOS อยู่ที่ประมาณ 30% อี พี (U 0 อินพุตสูงสุด» 0.3 อี พี, U 1 อินพุตขั้นต่ำ» 0.7 อี พี).

เนื่องจากอินพุตของอินเวอร์เตอร์ CMOS มีทรานซิสเตอร์ MOS ที่มีเกทหุ้มฉนวน ความต้านทานอินพุตจึงสูงมาก (10 12 ธ 10 13 โอห์ม) ดังนั้นวงจรดังกล่าวจึงไม่กินกระแสที่อินพุตเลย

ความต้านทานเอาท์พุตของวงจร CMOS ต่ำในสถานะบันทึก 0 และอยู่ในสถานะบันทึก 1 เนื่องจากหนึ่งในทรานซิสเตอร์ วีทีเอ็นหรือ เวอร์มอนต์พีจะเปิดแน่นอน ดังนั้นความต้านทานเอาต์พุตจึงถูกกำหนดโดยความต้านทานช่องสัญญาณของทรานซิสเตอร์ MOS แบบเปิดและมีค่าเท่ากับ 10 2 ธ 10 3 โอห์ม

ความต้านทานอินพุตสูงและเอาต์พุตต่ำกำหนดอัตราส่วนพัดลมออกคงที่สูงที่เอาต์พุต ปัจจัยการแยกสาขาจะถูกจำกัดจากด้านบนตามข้อกำหนดด้านประสิทธิภาพเท่านั้น เนื่องจากแต่ละอินพุตของวงจรมีความจุที่แน่นอน เมื่ออัตราส่วนการแยกสาขาเพิ่มขึ้น ความจุโหลดจะเพิ่มขึ้น ซึ่งในทางกลับกันจะเพิ่มเวลาในการสลับขององค์ประกอบ

ดังนั้นเมื่อความถี่ในการทำงานลดลง อัตราส่วนการกระจายออกก็จะเพิ่มขึ้น จากสิ่งที่กล่าวมาข้างต้น เป็นที่ชัดเจนว่าคุณลักษณะอินพุตและโหลดสูญเสียความหมายไป ลักษณะการโหลดมีความสำคัญเฉพาะเมื่อจับคู่องค์ประกอบ CMOS กับองค์ประกอบประเภทอื่นเท่านั้น

ความต้านทานเอาต์พุตต่ำขององค์ประกอบในทั้งสองสถานะทำให้คุณสามารถชาร์จความจุโหลดได้อย่างรวดเร็ว ทำให้เกิดความล่าช้าสั้น ๆ เมื่อเปิดและปิดวงจร ในทางปฏิบัติ เวลาหน่วงคือ 50 ธ 200 ns

ข้าว. 4.5.1vอธิบายกระบวนการสิ้นเปลืองกระแสไฟของวงจร

ในตำแหน่งคงที่ วงจร CMOS ใช้กระแสไฟน้อยมาก (10 -6 -10 -7 A)

กระแสไฟฟ้าส่วนใหญ่จะใช้เมื่อเปลี่ยนวงจรในขณะที่ ยู อะไหล่และ ½ คุณ ZIR½> คุณปและทรานซิสเตอร์ทั้งคู่ วีทีเอ็นและ วีทีพีเปิด (ส่วนที่ II และ III บน HVV) อย่างไรก็ตาม ขนาดของกระแสไฟฟ้านี้จะน้อยกว่าขนาดของวงจร TTL เนื่องจากความต้านทานปริมาตรของทรานซิสเตอร์ MOS แบบเปิดนั้นเกินกว่าความต้านทานของทรานซิสเตอร์แบบไบโพลาร์แบบเปิด ด้วยเหตุนี้ วงจร CMOS จึงไม่มีตัวต้านทานจำกัด

เมื่อเปลี่ยนวงจร กระแสไฟฟ้าจะถูกใช้เพื่อชาร์จความจุไฟฟ้าด้วย ขนาดของกระแสนี้สามารถกำหนดได้เป็น I=CEf ปที่ไหน ฉ ป– ความถี่ในการสลับวงจร

ข้อดีของวงจร CMOS ยังรวมถึงความสามารถในการทำงานที่แรงดันไฟฟ้าที่แตกต่างกัน (3-15V) เมื่อแรงดันไฟจ่ายเพิ่มขึ้น ภูมิคุ้มกันทางเสียงสัมบูรณ์จะเพิ่มขึ้น แต่การสิ้นเปลืองกระแสไฟก็จะเพิ่มขึ้นเช่นกัน (ส่วนที่ II และ III ของ HVV จะกว้างขึ้น) ด้วยแรงดันไฟฟ้าที่ + 5V ระดับสัญญาณของวงจร CMOS จะเข้ากันได้กับระดับ TTL อย่างไรก็ตาม จะต้องดำเนินการอย่างระมัดระวัง คุณ 1 อินพุตขั้นต่ำสำหรับวงจร CMOS จะมากกว่านั้น อีป - |คุณประชาสัมพันธ์ | เพื่อการล็อคที่ปลอดภัย วีทีพี- เพื่อจุดประสงค์นี้ เอาต์พุต TTL มักจะเชื่อมต่อผ่านตัวต้านทาน อี พี.

ตามกฎแล้วการทำงานของวงจร CMOS บนวงจร TTL นั้นดำเนินการผ่านวงจรสายไฟ

บน ข้าว. 4.19แผนภาพขององค์ประกอบ CMOS พื้นฐานจะแสดงขึ้น องค์ประกอบใช้ฟังก์ชัน 4I-NOT ทรานซิสเตอร์ถูกจัดเรียงในลักษณะที่ไม่มีกระแสไหลผ่านในวงจรสำหรับการรวมกันของสัญญาณอินพุต องค์ประกอบของประเภท OR-NOT ถูกสร้างขึ้นในลักษณะเดียวกัน (รูปที่ 4.20).

ในวงจรดังกล่าว เนื่องจากการเชื่อมต่อตามลำดับของทรานซิสเตอร์ในแขนข้างใดข้างหนึ่ง ความต้านทานเอาต์พุตในสถานะใดสถานะหนึ่งจึงเพิ่มขึ้น ดังนั้นองค์ประกอบดังกล่าวจึงมีเวลาเปิดและปิดที่แตกต่างกัน สำหรับองค์ประกอบ AND-NOT เวลาตรงจะมากกว่าเวลาหยุดทำงาน และสำหรับองค์ประกอบ NOR-NOT ในทางกลับกัน

ข้าว. 4.19. การใช้ฟังก์ชัน 4I-NOT บน CMOS

ข้าว. 4.20. การใช้ฟังก์ชัน 4OR-NOT บน CMOS

เนื่องจากความต้านทานอินพุตสูงมาก แม้แต่ประจุไฟฟ้าสถิตก็สามารถสร้างแรงดันพังทลายได้ เพื่อป้องกันประจุไฟฟ้าสถิตแรงดันสูง มีวงจรป้องกันพิเศษ (ภายในชิป) ที่อินพุตของวงจร CMOS (รูปที่ 4.21).

ข้าว. 4.21. อินเวอร์เตอร์ CMOS พร้อมวงจรป้องกันเกต ESD

ไดโอด วีดี1, วีดี2และ วีดี3ปกป้องฉนวนประตูจากการพัง ไดโอด วีดี4และ วีดี7ป้องกันเอาต์พุตอินเวอร์เตอร์จากการพังทลายระหว่าง รและ nภูมิภาค ไดโอด วีดี5และ วีดี6เชื่อมต่อแบบอนุกรมระหว่างพาวเวอร์บัสเพื่อป้องกันการกลับขั้วไฟฟ้าโดยไม่ได้ตั้งใจ

ตัวแทนทั่วไปของวงจร CMOS คือองค์ประกอบของซีรีย์ K564 ซึ่งมีลักษณะเฉพาะด้วยพารามิเตอร์ต่อไปนี้:

อี พี=3ธ15V; คุณ 0=0.01V (ที่ อี พี=5V และ ใน=0); คุณ 1=4.99V (ที่ อี พี=5V และ ใน=0); ฉัน 0 อินพุต=0.2 ไมโครเอ; ฉัน 1 อินพุต=0.2 ไมโครเอ; ไอ พี=0.17mA (ที่ อี พี=10V, เอฟ=100kHz และ ส=50pF); เสื้อ=80ns; ฉัน 0 ออก=0.9mA (ที่ ยู 0 ออก=0.5V และ อี พี=10V); ฉันออกไป 1=0.9mA (ที่ ยู 1 ออก=อี พี-0.5V และ อี พี=10V); ค น = 200pF; เอส อินพุต=12pF.

การทดลองเดี่ยว (IEA) ต้องได้รับการดูแลเป็นพิเศษระหว่างการเตรียมการ

ระดับลอจิกของวงจรไมโคร CMOS ที่มีแหล่งจ่ายไฟห้าโวลต์จะแสดงในรูปที่ 9

ขีดจำกัดของศูนย์โลจิคัลและหนึ่งระดับสำหรับไมโครวงจร CMOS ที่มีแหล่งจ่ายไฟห้าโวลต์จะแสดงในรูปที่ 1 10.

ข้าว. 10. ระดับสัญญาณลอจิกที่อินพุตของไมโครวงจร CMOS ดิจิตอล

จากรูปที่ 10 จะเห็นได้ว่าระยะขอบของระดับการตอบสนองเพื่อให้แน่ใจว่าภูมิคุ้มกันสัญญาณรบกวนสำหรับ CMOS นั้นมากกว่า 1.1 V ซึ่งมากกว่า TTL เกือบสามเท่า

เมื่อแรงดันไฟฟ้าของแหล่งจ่ายไฟลดลง ขอบเขตของศูนย์ลอจิคัลและโลจิคัลหนึ่งจะเปลี่ยนตามสัดส่วนการเปลี่ยนแปลงของแรงดันไฟฟ้าของแหล่งจ่ายไฟ

ตระกูลชิป CMOS

ชิป CMOS ตัวแรกไม่มีไดโอดป้องกันที่อินพุต ดังนั้นการติดตั้งจึงทำให้เกิดปัญหาอย่างมาก นี่คือตระกูลชิปซีรีส์ K172 ชิปซีรีส์ K176 ที่ได้รับการปรับปรุงถัดไปได้รับไดโอดป้องกันเหล่านี้ มันเป็นเรื่องธรรมดามากในปัจจุบัน ซีรี่ส์ K1561 (อะนาล็อกต่างประเทศของไมโครวงจรเหล่านี้คือ C4000B) เสร็จสิ้นการพัฒนาไมโครวงจร CMOS รุ่นแรก ในตระกูลนี้ มีความเร็ว 90ns และช่วงแรงดันไฟฟ้าที่ 3..15V

การพัฒนาไมโครวงจร CMOS เพิ่มเติมคือซีรี่ส์ SN74HC วงจรไมโครเหล่านี้ไม่มีอะนาล็อกในประเทศ มีความเร็ว 27ns และทำงานในช่วงแรงดันไฟฟ้า 2..6V พวกเขาตรงกันใน pinout และช่วงการทำงานกับไมโครวงจร TTL แต่เข้ากันไม่ได้ในระดับตรรกะดังนั้นในเวลาเดียวกันไมโครวงจรของซีรีย์ SN74HCT (อะนาล็อกในประเทศ - K1564) เข้ากันได้กับไมโครวงจร TTL และในระดับตรรกะ ที่พัฒนา.

ในเวลานี้มีการเปลี่ยนแปลงไปใช้แหล่งจ่ายไฟแบบ 3 โวลต์ ชิป SN74ALVC ที่มีเวลาหน่วงของสัญญาณ 5.5ns และช่วงกำลัง 1.65..3.6V ได้รับการพัฒนาขึ้นมาสำหรับชิปนี้ ไมโครวงจรเดียวกันเหล่านี้สามารถทำงานกับแหล่งจ่ายไฟ 2.5 โวลต์ได้ เวลาหน่วงของสัญญาณเพิ่มขึ้นเป็น 9ns

ตระกูลไมโครวงจร CMOS ที่มีแนวโน้มมากที่สุดถือเป็นตระกูล SN74AUC โดยมีเวลาหน่วงของสัญญาณ 1.9ns และช่วงพลังงาน 0.8..2.7V

ชิปดิจิทัลของลอจิกคู่ตัวส่งสัญญาณ ข้อมูลทั่วไปเกี่ยวกับ ESL imms

วงจรรวมที่ใช้ลอจิกคู่ปล่อย (ECL) ได้กลายเป็นฐานองค์ประกอบสำหรับอุปกรณ์อิเล็กทรอนิกส์และอุปกรณ์คอมพิวเตอร์ความเร็วสูงอย่างกว้างขวาง วงจรไมโครที่ใช้ ESL มีข้อดีหลายประการที่ทำให้ได้เปรียบเหนือวงจรไมโครอื่น ๆ ในการสร้างอุปกรณ์ประเภทนี้:

1. วงจรที่ดีและครบกำหนดทางเทคนิค ส่งผลให้ต้นทุนการผลิตค่อนข้างต่ำ

ประสิทธิภาพสูงโดยสิ้นเปลืองพลังงานโดยเฉลี่ย หรือประสิทธิภาพสูงเป็นพิเศษโดยสิ้นเปลืองพลังงานสูง

พลังงานสวิตชิ่งต่ำ

ภูมิคุ้มกันเสียงสัมพัทธ์สูง

ความเสถียรสูงของพารามิเตอร์ไดนามิกเมื่อเปลี่ยนอุณหภูมิการทำงานและแรงดันไฟฟ้า

ความสามารถในการรับน้ำหนักมาก

ความเป็นอิสระของการใช้กระแสไฟฟ้าจากการสลับความถี่

ความสามารถของไอซีในการทำงานกับสายสื่อสารและโหลดที่มีอิมพีแดนซ์ต่ำ

ชุดไมโครวงจรการทำงานที่หลากหลาย

10. ใช้งานง่ายในสภาพเค้าโครงที่มีความหนาแน่นสูงโดยใช้สายไฟที่พิมพ์หลายชั้นและสายโคแอกเชียลและสายแบนที่มีความต้านทานต่ำ

ปัจจุบัน ESL IC เป็นวงจรไมโครที่ใช้ซิลิคอนที่เร็วที่สุดที่ผลิตโดยอุตสาหกรรมทั้งในประเทศของเราและต่างประเทศ ประสบการณ์ในการออกแบบอุปกรณ์แสดงให้เห็นว่าการใช้ ESL IC เหมาะสมที่สุดสำหรับการสร้างอุปกรณ์วิทยุอิเล็กทรอนิกส์ความเร็วสูง โดยเฉพาะคอมพิวเตอร์ความเร็วสูง และมีประสิทธิภาพน้อยกว่าในการพัฒนาอุปกรณ์วิทยุอิเล็กทรอนิกส์ความเร็วต่ำและปานกลาง

ประสิทธิภาพสูงนั้นเกิดจากการที่ทรานซิสเตอร์ในองค์ประกอบเหล่านี้ทำงานในโหมดไม่อิ่มตัวซึ่งเป็นผลมาจากการที่การสะสมและการสลายของพาหะประจุส่วนน้อยถูกกำจัด

ตามโครงสร้าง องค์ประกอบพื้นฐานของ ESL ประกอบด้วย: แหล่งจ่ายแรงดันอ้างอิง (VS) สวิตช์กระแส (TS) และผู้ติดตามตัวปล่อย

สวิตช์กระแสอินพุตจะขึ้นอยู่กับวงจรที่มีตัวปล่อยรวม (รูปที่ 11) ข้อได้เปรียบหลัก: ความคงที่ของกระแสตัวปล่อยทั้งหมด / e = 1 เอ่อ 1 + ฉัน e2 อยู่ในกระบวนการทำงาน ความพร้อมใช้งานของเอาต์พุตตรงและผกผัน คุณออก1, คุณเอาท์พุท2 .

ข้าว. 11. องค์ประกอบตรรกะพื้นฐาน ESL

ไมโครวงจร ESL ดิจิทัลสมัยใหม่ประกอบด้วย IC ซีรี่ส์ 100, K100, 500, K500, 1500, KI500

เวลาหน่วงโดยทั่วไปขององค์ประกอบลอจิคัลของ IC ซีรีส์ K1550 คือ 0.7 ns, ซีรีส์ K500 0.5...2 ns; ซีรีย์ 138 2.9ns. วงจรไมโคร ESL มีการป้องกันเสียงรบกวนสำหรับระดับแรงดันไฟฟ้าต่ำและสูงอย่างน้อย 125 mV และ 150 mV การแพร่กระจายแรงดันไฟฟ้าเอาต์พุตระดับต่ำคือ 145...150 mV ระดับสูงคือ 200 mV แอมพลิจูดของสัญญาณลอจิก คุณ ล สูงถึง 800 มิลลิโวลต์ ในซีรีส์ IC 500 ระดับการรวมเป็นองค์ประกอบลอจิกสูงสุด 80 รายการบนชิป ชุดการทำงานของวงจรไมโคร - การดัดแปลง 48 รายการ, พลังงานที่ใช้โดยองค์ประกอบ P pot = 8...25 mW (ในสถานะไม่โหลด), พลังงานที่ใช้เมื่อเปลี่ยน A = 50 pJ

องค์ประกอบลอจิกพื้นฐานของ K500 IC เนื่องจากมีเอาต์พุตตรงและผกผันจึงทำหน้าที่สองอย่างพร้อมกัน: หรือไม่และ หรือ- ในตรรกะเชิงลบ ฟังก์ชันจะถูกดำเนินการ ใช่/ไม่ใช่-ไม่ใช่วงจรไฟฟ้าขององค์ประกอบ ESL พื้นฐานประกอบด้วยสามวงจร (รูปที่ 12): สวิตช์กระแส (TS) ตัวติดตามตัวปล่อยเอาต์พุต (EF) และแหล่งจ่ายแรงดันอ้างอิง (RP)

สวิตช์ปัจจุบันสร้างขึ้นจากทรานซิสเตอร์ เวอร์มอนต์ 1- เวอร์มอนต์5 และตัวต้านทาน ร1- ร7 และเป็นดิฟเฟอเรนเชียลแอมพลิฟายเออร์ที่ทำงานในโหมดคีย์และมีหลายอินพุต การเพิ่มจำนวนอินพุต TP ทำได้โดยการเชื่อมต่อแบบขนานของทรานซิสเตอร์อินพุตเพิ่มเติม เวอร์มอนต์ 1- เวอร์มอนต์ 4.

LE พื้นฐานทำงานดังนี้ เมื่อนำไปใช้กับอินพุตทั้งหมดของวงจร จิน- เอ็กซ์4 ทรานซิสเตอร์อินพุตแรงดันไฟฟ้าระดับต่ำ (-1.7 V) เวอร์มอนต์1- เวอร์มอนต์4 ปิด, ทรานซิสเตอร์ เวอร์มอนต์5 เปิดเพราะแรงดันที่ฐาน คุณอพ = -1.3 V ด้านบน

การใช้พลังงานและการกระจายพลังงานขนาดใหญ่เป็นข้อเสียของวงจรไมโคร ESL ซึ่งเป็นผลมาจากการทำงานในโหมดไม่อิ่มตัว ในด้านหนึ่งค่าดิฟเฟอเรนเชียลเล็กๆ น้อยๆ จะช่วยเพิ่มประสิทธิภาพ และในทางกลับกัน จะลดภูมิคุ้มกันทางเสียง

บรรยาย. การผลิตโปรเซสเซอร์

ไมโครโปรเซสเซอร์เป็นวงจรรวมที่เกิดขึ้นจากผลึกซิลิคอนขนาดเล็ก ซิลิคอนถูกใช้ในวงจรขนาดเล็กเนื่องจากมีคุณสมบัติเซมิคอนดักเตอร์: ค่าการนำไฟฟ้าของมันมากกว่าไดอิเล็กทริก แต่น้อยกว่าของโลหะ ซิลิคอนสามารถทำเป็นฉนวนเพื่อป้องกันการเคลื่อนที่ของประจุไฟฟ้าและตัวนำ - จากนั้นประจุไฟฟ้าจะไหลผ่านได้อย่างอิสระ การนำไฟฟ้าของเซมิคอนดักเตอร์สามารถควบคุมได้โดยการนำสิ่งเจือปนเข้าไป

ไมโครโปรเซสเซอร์ ประกอบด้วยทรานซิสเตอร์หลายล้านตัวเชื่อมต่อกันด้วยตัวนำบางที่ทำจากอลูมิเนียมหรือทองแดงและใช้สำหรับการประมวลผลข้อมูล นี่คือวิธีที่ยางภายในเกิดขึ้น เป็นผลให้ไมโครโปรเซสเซอร์ทำหน้าที่หลายอย่างตั้งแต่การดำเนินการทางคณิตศาสตร์และตรรกะไปจนถึงการควบคุมการทำงานของชิปอื่นและคอมพิวเตอร์ทั้งหมด

พารามิเตอร์หลักประการหนึ่งของไมโครโปรเซสเซอร์คือความถี่ของคริสตัล ซึ่งกำหนดจำนวนการดำเนินการต่อหน่วยเวลา ความถี่ของบัสระบบ และขนาดของหน่วยความจำแคช SRAM ภายใน โปรเซสเซอร์จะมีป้ายกำกับตามความถี่การทำงานของคริสตัล ความถี่ของการทำงานของคริสตัลถูกกำหนดโดยความถี่ของการเปลี่ยนทรานซิสเตอร์จากสถานะปิดเป็นสถานะเปิด ความสามารถของทรานซิสเตอร์ในการเปลี่ยนเร็วขึ้นนั้นพิจารณาจากเทคโนโลยีการผลิตเวเฟอร์ซิลิคอนที่ใช้ผลิตชิป มิติของกระบวนการทางเทคโนโลยีจะกำหนดขนาดของทรานซิสเตอร์ (ความหนาและความยาวของเกต)

ไมโครวงจรถูกสร้างขึ้นมาอย่างไร?

ดังที่คุณทราบจากหลักสูตรฟิสิกส์ของโรงเรียน ในอุปกรณ์อิเล็กทรอนิกส์สมัยใหม่ ส่วนประกอบหลักของวงจรรวมคือเซมิคอนดักเตอร์ ชนิด p และชนิด n(ขึ้นอยู่กับประเภทของการนำไฟฟ้า) เซมิคอนดักเตอร์- เป็นสารที่มีค่าการนำไฟฟ้าดีกว่าไดอิเล็กทริก แต่ด้อยกว่าโลหะ พื้นฐานของเซมิคอนดักเตอร์ทั้งสองประเภทสามารถเป็นซิลิคอน (Si) ซึ่งในรูปแบบบริสุทธิ์ (ที่เรียกว่าเซมิคอนดักเตอร์ภายใน) นำกระแสไฟฟ้าได้ไม่ดี แต่การเติม (การแนะนำ) ของสิ่งเจือปนบางอย่างลงในซิลิคอนสามารถเปลี่ยนคุณสมบัติการนำไฟฟ้าได้อย่างรุนแรง . สิ่งเจือปนมีสองประเภท: ผู้บริจาคและผู้รับ.

สิ่งเจือปนของผู้บริจาคนำไปสู่การก่อตัวของเซมิคอนดักเตอร์ชนิด n ที่มีค่าการนำไฟฟ้าแบบอิเล็กทรอนิกส์และตัวรับ - ไปสู่การก่อตัวของเซมิคอนดักเตอร์ชนิด p ที่มีรูนำไฟฟ้า หน้าสัมผัสของ p- และ n-เซมิคอนดักเตอร์ทำให้สามารถสร้างทรานซิสเตอร์ซึ่งเป็นองค์ประกอบโครงสร้างหลักของวงจรไมโครสมัยใหม่ ทรานซิสเตอร์เหล่านี้ เรียกว่าทรานซิสเตอร์แบบ CMOS สามารถมีอยู่ได้ในสองสถานะพื้นฐาน: เปิด เมื่อนำไฟฟ้า และปิด เมื่อไม่นำไฟฟ้า เนื่องจากทรานซิสเตอร์ CMOS เป็นองค์ประกอบหลักของวงจรไมโครสมัยใหม่เราจึงมาพูดถึงรายละเอียดเพิ่มเติมกันดีกว่า

เมื่อพูดถึงโปรเซสเซอร์ Intel พวกเขามักจะใช้คำเฉพาะ เช่น เทคโนโลยีการประมวลผล 0.13 ไมครอน และล่าสุดคือเทคโนโลยีการประมวลผล 90 นาโนเมตร ตัวอย่างเช่น เป็นเรื่องปกติที่จะกล่าวว่าโปรเซสเซอร์ Intel Pentium 4 ใหม่พร้อมคอร์ Northwood นั้นผลิตขึ้นโดยใช้เทคโนโลยี 0.13 ไมครอน และโปรเซสเซอร์รุ่นต่อไปในอนาคตจะใช้เทคโนโลยีการผลิต 90 นาโนเมตร อะไรคือความแตกต่างระหว่างกระบวนการทางเทคโนโลยีเหล่านี้และส่งผลต่อความสามารถของโปรเซสเซอร์อย่างไร?

ทรานซิสเตอร์ CMOS ทำงานอย่างไร?

ทรานซิสเตอร์ CMOS ชนิด n ที่ง่ายที่สุดมีอิเล็กโทรดสามตัว: แหล่งที่มา ประตู และท่อระบายน้ำ- ตัวทรานซิสเตอร์นั้นทำจากเซมิคอนดักเตอร์ชนิด p ที่มีค่าการนำไฟฟ้าของรูและเซมิคอนดักเตอร์ชนิด n ที่มีค่าการนำไฟฟ้าจะเกิดขึ้นในบริเวณท่อระบายน้ำและแหล่งกำเนิด โดยธรรมชาติ เนื่องจากการแพร่กระจายของรูจากบริเวณ p ไปยังบริเวณ n และการแพร่กระจายแบบย้อนกลับของอิเล็กตรอนจากบริเวณ n ไปยังบริเวณ p ชั้นพร่อง (ชั้นที่ไม่มีตัวพาประจุหลัก) จึงถูกสร้างขึ้น ที่ขอบเขตของการเปลี่ยนแปลงของภูมิภาค p- และ n ในสถานะปกติ กล่าวคือ เมื่อไม่มีแรงดันไฟฟ้าจ่ายไปที่เกต ทรานซิสเตอร์จะอยู่ในสถานะ "ล็อค" กล่าวคือ ไม่สามารถนำกระแสจากแหล่งกำเนิดไปยังระบายได้ สถานการณ์จะไม่เปลี่ยนแปลงแม้ว่าจะมีการใช้แรงดันไฟฟ้าระหว่างท่อระบายน้ำและแหล่งกำเนิด (เราไม่คำนึงถึงกระแสรั่วไหลที่เกิดจากการเคลื่อนไหวภายใต้อิทธิพลของสนามไฟฟ้าที่สร้างขึ้นของตัวพาประจุชนกลุ่มน้อยนั่นคือรูสำหรับ n-region และอิเล็กตรอนสำหรับ p-region)

อย่างไรก็ตาม หากมีการใช้ศักยภาพเชิงบวกกับประตู (รูปที่ 1) สถานการณ์จะเปลี่ยนไปอย่างรุนแรง

ข้าว. 1. หลักการทำงานของทรานซิสเตอร์แบบ CMOS

ภายใต้อิทธิพลของสนามไฟฟ้าของเกต รูจะถูกผลักลึกเข้าไปในพีเซมิคอนดักเตอร์ และในทางกลับกัน อิเล็กตรอนจะถูกดึงเข้าไปในพื้นที่ใต้เกต ทำให้เกิดช่องที่อุดมด้วยอิเล็กตรอนระหว่างแหล่งกำเนิดและท่อระบาย ถ้าแรงดันไฟฟ้าบวกถูกจ่ายไปที่ประตู อิเล็กตรอนเหล่านี้จะเริ่มเคลื่อนที่จากแหล่งกำเนิดไปยังท่อระบายน้ำ ในกรณีนี้ ทรานซิสเตอร์นำกระแส - ทรานซิสเตอร์เรียกว่า "เปิด" หากแรงดันเกตถูกลบออก อิเล็กตรอนจะหยุดถูกดึงเข้าไปในพื้นที่ระหว่างแหล่งกำเนิดและท่อระบาย ช่องนำไฟฟ้าจะถูกทำลาย และทรานซิสเตอร์จะหยุดส่งกระแส กล่าวคือ "ปิด" ดังนั้น ด้วยการเปลี่ยนแรงดันเกต คุณสามารถเปิดหรือปิดทรานซิสเตอร์ได้ เช่นเดียวกับที่คุณสามารถเปิดหรือปิดสวิตช์สลับปกติ เพื่อควบคุมการไหลของกระแสผ่านวงจร นี่คือสาเหตุที่บางครั้งเรียกว่าสวิตช์อิเล็กทรอนิกส์ อย่างไรก็ตาม ทรานซิสเตอร์ CMOS แตกต่างจากสวิตช์เชิงกลทั่วไปตรงที่ปราศจากความเฉื่อยและสามารถสลับจากเปิดเป็นปิดได้หลายล้านล้านครั้งต่อวินาที! มันเป็นลักษณะนี้นั่นคือความสามารถในการสลับทันทีซึ่งท้ายที่สุดจะกำหนดประสิทธิภาพของโปรเซสเซอร์ซึ่งประกอบด้วยทรานซิสเตอร์ธรรมดา ๆ หลายสิบล้านตัว

ดังนั้นวงจรรวมสมัยใหม่จึงประกอบด้วยทรานซิสเตอร์ CMOS แบบธรรมดาหลายสิบล้านตัว

นี่คือภาพตัดขวางของโปรเซสเซอร์:

ด้านบนมีฝาครอบโลหะป้องกันซึ่งนอกเหนือจากฟังก์ชั่นการป้องกันแล้วยังทำหน้าที่เป็นตัวกระจายความร้อน - นี่คือสิ่งที่เราเคลือบด้วยแผ่นระบายความร้อนอย่างไม่เห็นแก่ตัวเมื่อติดตั้งเครื่องทำความเย็น ใต้ตัวกระจายความร้อนมีซิลิคอนชิ้นเดียวกับที่ทำหน้าที่ผู้ใช้ทั้งหมด ที่ต่ำกว่านั้นเป็นวัสดุพิมพ์พิเศษซึ่งจำเป็นสำหรับการกำหนดเส้นทางหน้าสัมผัส (และเพิ่มพื้นที่ของ "ขา") เพื่อให้สามารถติดตั้งโปรเซสเซอร์ในซ็อกเก็ตของเมนบอร์ดได้

ตัวชิปนั้นประกอบด้วยซิลิคอนซึ่งมีการเคลือบโลหะ (ทองแดง) มากถึง 9 ชั้น - นี่คือจำนวนชั้นที่จำเป็นเพื่อให้สามารถเชื่อมต่อทรานซิสเตอร์ที่อยู่บนพื้นผิวของชิปได้ตามกฎหมายบางประการ ซิลิคอน (เนื่องจากเป็นไปไม่ได้เลยที่จะทำทั้งหมดนี้ในระดับเดียว) โดยพื้นฐานแล้ว เลเยอร์เหล่านี้ทำหน้าที่เป็นสายเชื่อมต่อ เฉพาะในระดับที่เล็กกว่ามากเท่านั้น เพื่อป้องกันไม่ให้ “สายไฟ” ลัดวงจรระหว่างกัน สายไฟจะถูกแยกออกจากกันด้วยชั้นออกไซด์ (ที่มีค่าคงที่ไดอิเล็กทริกต่ำ)