Sehemu zilizopita:

Uundaji wa usanifu wa RISC

Kama ilivyotajwa mara kadhaa, wasindikaji wote wa x86, suluhu za Motorola, na idadi kubwa ya chipsi iliyotolewa katika miaka ya 1980 ilikuwa na usanifu wa CISC (Complex Instruction Set Computing). Mchanganyiko wa vipengele vyote umesababisha ukweli kwamba chips hazikuwa ngumu tu na gharama kubwa za kuzalisha, lakini pia zimefikia dari ya utendaji wao. Ili kuongeza utendaji zaidi, ilikuwa ni lazima kuongeza idadi ya transistors, lakini viwango vya teknolojia vyema havikuruhusu kuundwa kwa ufumbuzi ngumu zaidi. Intel ilikumbana na hii wakati wa kuachilia familia ya i486. Ili kuboresha utendaji, walifanya mabadiliko kwenye usanifu wa processor, na kuongeza kumbukumbu ya cache, multipliers na mabomba. Kwa kifupi, "mawe" ya 486 yalipata baadhi ya "chips" za usanifu wa RISC. Walakini, kuelekea uundaji wa jukwaa la RISC Kampuni ya Marekani haina uhusiano. Usanifu huo unadaiwa kuundwa kwa mhandisi wa Marekani David Patterson, ambaye aliongoza mradi wa Berkeley RISC kutoka 1980 hadi 1984.

David Patterson - Baba wa RISC

Wazo la awali, ambalo baadaye likawa mradi mkubwa wa Berkeley RISC, ilikuwa utafiti wa Motorola 68000. Wakati wa uchunguzi, ikawa kwamba programu hazikutumia idadi kubwa ya maagizo yaliyowekwa kwenye processor. Kwa mfano, mfumo wa Unix ulitumia 30% tu ya amri wakati unakusanywa. Kwa hivyo, kama sehemu ya mradi wa Berkeley RISC, ilipangwa kuunda processor ambayo ingekuwa na maagizo muhimu tu.

Baada ya miaka kadhaa ya utafiti na maendeleo, sampuli kadhaa za processor zilitolewa, ambazo zilitoa jina kwa usanifu mzima. Ufupisho wa RISC yenyewe unasimama kwa Kompyuta Iliyopunguzwa (Iliyopunguzwa) ya Maagizo, ambayo hutafsiriwa kama "kompyuta iliyo na maagizo yaliyopunguzwa." "Seti ya maagizo iliyopunguzwa" haimaanishi kuwa idadi ya maagizo ni chini ya idadi ya maagizo kwenye fuwele za CISC. Tofauti ni kwamba maagizo yoyote ya jukwaa la RISC ni rahisi na hutekelezwa katika mzunguko wa saa moja (angalau inapaswa kutekelezwa), ambapo maagizo ya RISC yanaweza kuchukua mizunguko kadhaa ya saa kutekeleza. Katika kesi hii, urefu wa amri umewekwa. Kwa mfano, 32 bits. RISC pia ina rejista nyingi zaidi madhumuni ya jumla. Zaidi, usanifu huu una sifa ya bomba. Ni matumizi yake (pamoja na amri zilizorahisishwa) ambayo inakuwezesha kuongeza kwa ufanisi mzunguko wa saa wa wasindikaji wa RISC.

Timu ya Mradi ya Berkeley RISC

Masuluhisho ya kwanza yalikuwa RISC I na RISC II - chimbuko la Patterson na mradi wa Berkeley RISC. Ya kwanza ilikuwa na transistors zaidi ya 44,000 na ilifanya kazi kwa mzunguko wa 4 MHz. Wakati wa kuendesha programu ndogo, processor kama hiyo ilikuwa wastani mara mbili haraka kuliko VAX 11/780 na karibu mara nne zaidi ya uzalishaji wa "jiwe" Zilog Z8000. RISC II ilitofautiana na mtangulizi wake kwa idadi kubwa ya maagizo: 39 dhidi ya 32. Ilikuwa haraka zaidi. Faida yake juu ya processor ya VAX ilifikia 200%, na Motorola 68000 ilikuwa karibu mara nne polepole katika baadhi ya programu.

Ikumbukwe kwamba Berkeley RISC ilikuwa sehemu ya mradi mkubwa unaoitwa VLSI. Hii pia ilijumuisha mradi wa MIPS wa Chuo Kikuu cha Stanford, ambao ulianza mnamo 1981.

Wasindikaji wa MIPS

Mkuu wa mradi wa MIPS alikuwa mwanasayansi wa Chuo Kikuu cha Stanford John Hannessy. Kama ilivyo kwa Berkeley RISC, lengo la uanzishaji lilikuwa kutafiti na kuunda kichakataji ambacho kitatumia bomba na seti iliyopunguzwa ya maagizo. Usanifu wa suluhisho la MIPS pia ulitoa uwepo wa vizuizi vya msaidizi kwenye fuwele: kwa mfano, moduli za kufanya kazi na kumbukumbu, nambari kamili ya ALU (kitengo cha mantiki ya hesabu) na vidhibiti vya maagizo. Tofauti kati ya mpango wa MIPS na Berkeley RISC ilikuwa matumizi ya bomba lililopanuliwa. Usanifu wa RISC, kimsingi, unahusisha matumizi ya bomba, lakini Hannessy alikwenda mbali zaidi na kupendekeza kupanua bomba katika processor iwezekanavyo, yaani, "kugawanya" utekelezaji wa operesheni moja hata zaidi. Mbinu hii ilifungua wigo mkubwa zaidi wa upanuzi mzunguko wa saa. Wakati huo huo, kurefusha bomba kulihakikisha usawazishaji bora zaidi wa utekelezaji wa amri. Wakati huo, usawazishaji ulikuwa kipengele tofauti cha usanifu wa RISC, kwa kuwa hakuna wasindikaji wa CISC waliotekeleza kazi hii hadi ujio wa mabomba. Kwa mfano, katika MIPS, kama katika RISC, agizo moja linaweza kuwa halijakamilisha utekelezaji wakati lingine lilipoanza. Katika wasindikaji wa CISC, ili kuanza kutekeleza maagizo moja, ilikuwa ni lazima usindikaji wa mwingine ukamilike.

John Hannessy - muundaji wa usanifu wa MIPS na sasa ni rais wa Chuo Kikuu cha Stanford

Vipimo asili vya kichakataji MIPS havikujumuisha usaidizi kwa shughuli za kimsingi kama vile kuzidisha na kugawanya. Hili lilifanyika kwa makusudi. Kwa hivyo, watengenezaji walitaka kuondoa hitaji la kutumia kinachojulikana kama kufuli za bomba. Kuzuia yenyewe ilikuwa kusimamishwa kwa conveyor katika kesi ambapo operesheni katika hatua fulani ya conveyor haikuweza kukamilika katika mzunguko wa saa moja. Hata hivyo, utekelezaji wa kwanza wa usanifu wa MIPS ulifanya kazi kwa kufuli na hata kuunga mkono shughuli za kuzidisha na kugawanya. Ilichukua muda kabla ya wazo la asili kutekelezwa katika wasindikaji.

Mnamo 1984, Hannessy aliondoka Chuo Kikuu cha Stanford na kuanzisha kampuni ya MIPS Computer Systems, ambayo ilianza kuzalisha wasindikaji wenye usanifu sawa. Mwaka mmoja baadaye, bidhaa ya kwanza ya kampuni ilitolewa - "jiwe" la 32-bit R2000. Ikawa mfano wa kwanza wa RISC unaopatikana kibiashara katika historia. Mnamo 1988, processor ya kizazi kijacho inayoitwa R3000 ilionekana. Ikilinganishwa na R2000, ilipata usaidizi wa usindikaji na maagizo na kache ya data. "Elfu Tatu" ilifanikiwa kibiashara. Kichakataji kilitumika katika mifumo ya seva na vituo vya kazi kutoka kwa kampuni kama Silicon Graphics, DEC, Seiko Epson na zingine nyingi. Zaidi ya hayo, R3000 ikawa moyo wa console ya michezo ya kubahatisha ya Sony PlayStation.

Kichakataji cha MIPS R3000

Ilichukua miaka mitatu kuendeleza kizazi kijacho cha wasindikaji wa MIPS. Kichakataji cha R4000 kilianzishwa mnamo 1991. Ilikuwa na usanifu wa 64-bit, coprocessor iliyojengwa na ilifanya kazi kwa kasi ya juu ya saa kuliko watangulizi wake. Kwa hivyo, mzunguko wa chini wa R4000 ulikuwa 100 MHz. Maagizo na akiba za data zilikuwa 8 KB kila moja. Miaka miwili baadaye, toleo lililobadilishwa la processor na index R4400 iliwasilishwa. Fuwele mpya ilikuwa na akiba iliyoongezeka maradufu na iliauni akiba kubwa ya kiwango cha pili. Kwa kuongeza, mende nyingi wakati wa kufanya kazi katika hali ya 64-bit zimewekwa.

Jambo la kushangaza ni kwamba licha ya mafanikio ya kibiashara ya wasindikaji wake, MIPS ilipata matatizo ya kifedha na hatimaye ilinunuliwa na SGI na kuitwa MIPS Technologies. Baadaye, leseni za utengenezaji wa clones zilianza kutolewa kwa kampuni za watu wengine. Kwa hivyo, kampuni ya QED (Quantum Effects Devices) iliunda wasindikaji wa MIPS wa bei nafuu ambao walitumika katika Vipanga njia za Cisco. Na NEC ilihusika katika utengenezaji wa "jiwe" VR4300, ambayo "ilisajiliwa" kwenye koni ya mchezo ya Nintendo 64.

Kichakataji cha NEC VR4300 kilitumika kwenye koni ya Nintendo 64

Mnamo 1994, processor ya R8000 ilionekana. Ikawa suluhisho la kwanza la MIPS na usanifu wa hali ya juu, ambayo ina maana ya utekelezaji sambamba wa maagizo, mradi utekelezaji wa maagizo moja hautegemei matokeo ya mwingine. Kwa mfano, R8000 inaweza kusindika hadi maagizo manne kwa mzunguko wa saa.

Mnamo Januari 1996, MIPS ilianzisha kichakataji cha kizazi kijacho kinachoitwa R10000. "Elfu Kumi" ilitumia usanifu sawa wa superscalar kama R8000, na, kwa kweli, ilikuwa toleo la marekebisho la mtangulizi wake. Kichakataji pia kilikuwa na kashe ya maagizo na data ya 32 KB kila moja na ilifanya kazi kwa masafa ya 175 MHz au 195 MHz. Mnamo 1997, toleo la chip na mzunguko wa 250 MHz hata lilionekana. Lakini hata saa 195 MHz, R10000 ilikuwa mojawapo ya wasindikaji wa haraka zaidi wa wakati wake.

Kichakataji cha R10000 kilichotengenezwa na Toshiba

Kwa bahati mbaya, baada ya kuzinduliwa kwa R10000, SGI iliachana na usanifu wa MIPS. Fuwele zote zilizofuata zilitokana na msingi wa "elfu kumi" na hazikuwa na tofauti yoyote ya msingi kwa kulinganisha nayo. Kwa mfano, processor ya R12000, iliyoanzishwa mwaka wa 1998, ilipata hatua ya ziada katika bomba na kuboresha utunzaji wa foleni za maelekezo. Kasi yake ya saa ilikuwa 270 MHz, 300 MHz au 360 MHz. Baada ya R12000, vizazi viwili zaidi vya wasindikaji wa MIP vilitolewa: R14000 na R16000. Walipata usaidizi kwa mabasi ya mfumo wa haraka, masafa yaliyoongezeka na kumbukumbu kubwa ya kache. Kwa mfano, R16000 inaweza kukimbia kwa 700 MHz na kusaidia 64 KB ya maagizo na kache ya data.

Baada ya hayo, MIPS ilianza kuuza leseni za usanifu wa 32-bit na 64-bit MIPS32 na MIPS64.

Wasindikaji wa SPRC

Sun Microsystems pia iliamua kuendeleza usanifu - SPARC (Scalable Processor ARChitecture). Kwa hivyo, wahandisi walichukua msukumo kutoka kwa mradi wa Berkeley RISC. Na David Patterson mwenyewe alihusika katika mradi kama mshauri. Walakini, matokeo yalikuwa kwamba SPARC ilionekana zaidi kama usanifu wa MIPS. Kwa mfano, seti ya maagizo ya jukwaa pia ilikosa maagizo ya kuzidisha na kugawanya. Kipengele cha usanifu wa SPRC ilikuwa matumizi ya dirisha la rejista, kwa msaada ambao mchakato wa wito wa kazi katika programu ulibadilishwa kidogo. Kawaida, wakati wa kupiga programu, processor ilikumbuka hali yake (ambayo ni, ilikumbuka hali ya jumla na kusudi maalum), iliendelea kutekeleza chaguo la kukokotoa, na kisha ikarudi katika hali yake ya awali kabla ya kazi hiyo kuitwa. Na katika wasindikaji wa SPRC, wakati kazi iliitwa, data muhimu iliandikwa hadi mwisho wa dirisha la rejista, na dirisha la rejista yenyewe lilihamishwa karibu na faili ili data iishie mwanzoni mwa dirisha. Mbinu hii, kwa nadharia, ilitoa zaidi kasi kubwa kazi.

Kichakataji cha SPARC V7 kilichotengenezwa na Fujitsu

Toleo la kwanza la usanifu liliitwa SPARC V7. Prosesa ya jina moja kulingana na hilo ilitolewa hadi 1992. Kisha kizazi kijacho cha usanifu kilionekana - SPARC V8. Hajapitia mabadiliko yoyote makubwa. Tofauti kuu ilikuwa nyongeza ya shughuli za kuzidisha na kugawanya, pamoja na utendakazi bora wa hesabu za uhakika zinazoelea. Kama SPARC V7, SPARC V8 ilibakia usanifu wa 32-bit, ambayo processor ya microSPARC iliundwa. Ilikuwa ya sehemu ya Mwisho wa Chini na ilitumiwa katika vituo vidogo vya kazi na mifumo iliyoingia. Na makampuni Vyombo vya Texas na Fujitsu pia ilitoa clones zilizoboreshwa. Kichakataji cha SuperSPARC kilikuwa suluhisho la tija zaidi.

Uundaji wa kizazi kijacho cha usanifu kinachoitwa SPARC V9 tayari ilikuwa kazi ya shirika zima, Kamati ya Usanifu ya SPARC, ambayo, pamoja na Jua yenyewe, ilijumuisha kampuni kama vile Vyombo vya Texas, Fujitsu, Philips na wengine wengi. Jukwaa lilipanuliwa hadi biti 64 na lilikuwa kubwa zaidi na bomba la hatua 9. SPARC V9 ilitoa matumizi ya cache ya ngazi ya kwanza, imegawanywa katika maelekezo na data yenye uwezo wa 16 KB kila mmoja, pamoja na ngazi ya pili yenye uwezo wa 512-4096 KB. Utekelezaji wa usanifu ulikuwa processor ya UltraSPARC yenye mzunguko wa 143-200 MHz.

Kichakataji cha UltraSPARC II

UltraSPARC haikuwa kichakataji pekee kilicho na usanifu wa SPARC V9. Mnamo 1997, UltraSPARC II ilianzishwa.

Wasindikaji wa ARM

Historia ya vichakataji vya sasa vya ARM, au tuseme usanifu wa ARM yenyewe, huanza na Kompyuta za Acorn na kompyuta yake ndogo ya BBC. Ilitumia "jiwe" la Teknolojia ya MOS 6502, lakini utendaji wake haukutosha kuunda desktop ya kizazi kijacho. Kwa sababu mbalimbali, wasindikaji wengine wanaopatikana pia hawakukidhi mahitaji ya Acorn, hivyo kampuni ilianza kufikiri juu ya kuunda chip yake mwenyewe. Baada ya kusoma usanifu mbalimbali, wahandisi wa Acorn walitumia vichakataji vya RISC na teknolojia hiyo hiyo ya MOS 6502 hufa kama msingi.

Kompyuta ndogo ya BBC

Kichakataji cha MOS, kwa mfano, kilikopa usanifu wake wa ufikiaji wa kumbukumbu na seti ya maagizo. Kila maagizo yaliongezewa na msimbo maalum wa hali ya biti nne. Kulingana na thamani ya msimbo (kweli au si kweli), maagizo yanaweza kutekelezwa au yasitekelezwe. Hii ilifanya iwezekanavyo kupunguza idadi ya mabadiliko wakati wa kufanya shughuli ambazo ziliathiri vibaya utendaji wa usanifu wa bomba. Watengenezaji pia walijumuisha katika marekebisho ya awali ya timu za usanifu ambazo zilifanya shughuli kadhaa za kimsingi. Kwa kifupi, tulipotoka kidogo kutoka kwa sheria za RISC. Walakini, hii hatimaye iliboresha tu utendaji wa processor.

Usanifu ulikamilishwa mnamo 1985 na uundaji Kichakataji cha ARM. Matoleo ya kwanza ya kibiashara yalionekana mnamo 1986 na yaliitwa ARM2. Ikilinganishwa na wasindikaji wa CISC, ARM2 ilikuwa rahisi sana - ilikuwa na transistors 30,000 tu. Wakati huo huo, ilitumia nishati kidogo sana na wakati huo huo ilikuwa yenye tija. Baadaye kidogo, wasindikaji wa ARM walionekana, ambayo 4 KB ya kumbukumbu ya cache iliongezwa, ambayo iliongeza zaidi utendaji wa fuwele.

Kichakataji cha ARM2

Kufikia mwisho wa miaka ya 1980, Acorn hakuwa tena akiendeleza usanifu wa ARM peke yake - Apple alijiunga nayo. Katika suala hili, mgawanyiko ambao ulihusika moja kwa moja na wasindikaji wa ARM ulibadilishwa kuwa kampuni tofauti - Mashine ya Juu ya RISC. Bidhaa ya kwanza ya kampuni mpya ilikuwa msingi wa kichakataji cha ARM6 na kichakataji cha ARM610, ambacho kilitumika katika moja ya PDA za kwanza za ulimwengu, Apple Newton.

Hata hivyo, wasindikaji wa ARM hawakuweza tena kushindana na suluhu za CISC katika suala la utendakazi, na wasindikaji walio na usanifu wa MIPS walitawala sehemu ya RISC. Kisha ARM ilichukua njia tofauti. Kampuni ilianza kuweka ARM6 kama msingi uliopachikwa ambao mtengenezaji yeyote wa mtu wa tatu angeweza kutumia katika wasindikaji wao kwa pesa kidogo. Sera hii ilizaa matunda, na msingi wa ARM ukawa maarufu sana, na kampuni yenyewe ikawa na mafanikio ya kibiashara.

Pamoja na DEC, usanifu ulitengenezwa kwa ufumbuzi wenye nguvu zaidi wa ARM unaoitwa StrongARM, ambao ulikuwa usanifu wa kawaida wa scalar na bomba la hatua 5. Usanifu ulikuwa na vitengo vya usimamizi wa kumbukumbu na maagizo yaliyoungwa mkono na kache za data za KB 16 kila moja.

Kichakataji cha kwanza cha msingi cha StrongARM, SA-110, kilianzishwa mnamo Februari 1996. Ilienda kwa kasi ya saa ya 100 MHz, 160 MHz au 200 MHz. "Rock" ilitumika katika Apple MessagePad 2000, pamoja na Acorn Computer Risc PC na mifumo ya Eidos Optima. Katika mwaka wa 1996, SA-110 ilibakia kuwa kichakataji chenye nguvu zaidi cha rununu.

Apple MessagePad 2000 ilitumia kichakataji cha SA-110

Mnamo 1997, haki za usanifu wa StrongARM ziliuzwa kwa Intel, ambayo ilianza kukuza kizazi kijacho cha jukwaa. Ilianzishwa mwaka wa 2000, lakini usanifu (au tuseme utekelezaji wa usanifu) ulikuwa na jina tofauti - Xscale. Jukwaa limepokea mabadiliko mengi. Kwa mfano, urefu wa conveyor uliongezeka hadi hatua 8. Saizi ya akiba ya maagizo na data yote imeongezeka hadi 32 KB. XScale imetumika katika vifaa kama vile RIM Blackberry, Dell Axim, simu ya mkononi ya Motorola A780 na vifaa vingine.

Wasindikaji wa PowerPC

Ili kuwa sahihi kabisa, kampuni ya kwanza kuanza kuendeleza usanifu wa RISC ilikuwa IBM. Nyuma mnamo 1974, maendeleo ya processor ya IBM 801 ilianza, ambayo iliweka misingi ya kwanza ya jukwaa hili. Na mradi wa Berkeley RISC hatimaye uliunda usanifu.

Katika miaka ya 80 ya mapema, baadhi ya wasindikaji wa IBM kwa mifumo iliyoingia walitumia usanifu wa 801. Msindikaji msingi wake pia "uliosajiliwa" katika kompyuta ya IBM 9370.

Mnamo 1985, IBM ilianza kukuza kizazi kijacho cha usanifu wa RISC. Mradi huo uliitwa Mradi wa Amerika. Ukuzaji wa processor na seti yake ya maagizo ilimalizika mnamo 1990. Fuwele yenyewe iliitwa POWER1 na ilitumika katika seva za IBM na vituo vya kazi. Ilikuwa na kiwango cha juu cha utendaji, lakini ilikuwa na mpangilio wa chip nyingi na ilijumuisha chips 11 tofauti. Mnamo 1992, IBM ilianzisha toleo la bajeti la processor ya POWER1, ambayo inafaa kwenye chip moja.

Kichakataji POWER1. Hata, badala yake, chipset

Mnamo 1993, kizazi cha pili cha usanifu wa POWER2 kilianzishwa. Moja kwa moja iliongezwa kwake block ya ziada shughuli za kihesabu-mantiki na hesabu za sehemu zinazoelea. Seti ya amri pia ilipanuliwa: kwa mfano, operesheni ya kuhesabu mzizi wa mraba wa nambari kwenye kiwango cha vifaa iliongezwa. Kasi ya saa ya processor ilitofautiana kutoka 55 MHz hadi 71 MHz, na kashe ya data na maagizo yalikuwa 256 KB na 32 KB, mtawaliwa. Kama mtangulizi wake, processor mpya ilikuwa na mpangilio wa chip nyingi. Lakini mnamo Mei 1994, toleo la chip moja pia lilitolewa.

Walakini, hata kabla ya kutolewa kwa POWER2, ​​IBM, pamoja na Apple na Motorola, waliunda muungano wa AIM na walikubali kuunda usanifu ulioboreshwa kulingana na POWER. Kampuni zote tatu zilinufaika, zikipokea moja ya wasindikaji wa kasi wa RISC kwenye soko. Usanifu uliotengenezwa kwa pamoja uliitwa PowerPC. Kwa kuongezea seti ya msingi ya kazi za jukwaa la POWER, usaidizi wa operesheni katika njia mbili (big-endian na little-endian), maagizo mapya ya mahesabu ya hatua ya kuelea na utangamano wa nyuma na hali ya uendeshaji ya 32-bit kwa usanifu wa 64-bit.

Kichakataji cha PowerPC cha kizazi cha kwanza

Tofauti na usanifu mwingine wa RISC, ambao ulichukua maeneo finyu ya soko, PowerPC iliwekwa kama jukwaa la mshindani hadi x86. Kusudi lake kuu lilikuwa kompyuta za kibinafsi. Kwa hivyo, wasindikaji wa msingi wa PowerPC wametumika kwenye kompyuta kwa muda mrefu sana. Apple Macintosh- hadi 2006.

Usanifu huo ulishindana sambamba na x86 hadi 2001, lakini baada ya hapo haukuweza kuendelea na wasindikaji wa Intel na AMD. Licha ya hili, wasindikaji wa msingi wa PowerPC walitumiwa katika consoles za mchezo za Sony PlayStation 3 na Microsoft Xbox 360.

Viwezo vya Sony PlayStation 3 na Microsoft Xbox 360 vinaendeshwa na kichakataji cha PowerPC

Katika miaka ya 90, IBM iliweza kutolewa kizazi cha tatu cha wasindikaji kinachoitwa POWER3, ambayo, kwa kweli, ikawa utekelezaji wa usanifu wa 64-bit PowerPC. Chip iliundwa kwa jicho la matumizi katika seva na vituo vya kazi, lakini mwishowe matumizi yake kuu yalikuwa mfumo wa IBM RS/6000.

Vichakataji vya DEC Alpha

Usanifu wa DEC VAX ulikuwa umepitwa na wakati bila matumaini na katika miaka ya mapema ya 90 kampuni ilianza kufikiria juu ya kuunda jukwaa lake la RISC. Ikawa Alpha, iliyotolewa mnamo 1994. Kichakataji cha kwanza kilikuwa Alpha 21064, iliyopewa jina la EV4. Ni 64-bit superscalar die na usanifu bomba. Hiyo ni, ilikuwa na muundo wa kawaida wa RISC. Kichakataji cha DEC kilitofautishwa na operesheni inayofanya kazi vizuri ya vitengo vyake vyote. Kwa hiyo, kwa mzunguko sawa na "mawe" mengine, EV4 ilionyesha utendaji wa juu. Basi la nje la processor lilikuwa 128-bit. Ilikuwa na 16 KB ya data na kashe ya maagizo na ilitengenezwa kwa kutumia teknolojia ya CMOS-4. Kasi ya saa ya EV4 ilikuwa 150 MHz au 200 MHz. Baadaye kidogo, marekebisho yalionekana inayoitwa 21064A, ambayo inaweza kufanya kazi kwa kasi hadi 300 MHz, ambayo ilitoa kioo jina la processor ya haraka zaidi ya wakati huo. Programu kuu za EV4 zilikuwa seva na vituo vya kazi.

Kichakataji cha Alpha 21064

Alpha 21064A ilibakia kuwa mfano bora wa DEC hadi kizazi kijacho cha wasindikaji, 21164 (EV5), kilipotolewa. Ilikuwa na vitengo viwili kamili na vitengo viwili vya kuelea. EV5 tayari ilikuwa na viwango vitatu vya kumbukumbu ya kache: mbili ziko moja kwa moja kwenye processor, na ya tatu ilikuwa ya nje. Kashe ya L1 iligawanywa katika sehemu mbili: kache ya data na kashe ya maagizo ya 8 KB kila moja. Kiasi cha kashe ya kiwango cha pili kilikuwa 96 KB. Kasi ya saa ya processor ilitofautiana kutoka 266 MHz hadi 333 MHz. Alpha 21164 ilichukua nafasi kutoka kwa Alpha 21064A na ilikuwa kichakataji cha haraka zaidi hadi kutolewa kwa Pentium Pro. Walakini, majibu ya DEC hayakuchukua muda mrefu kuja - kampuni ilitoa zaidi processor yenye nguvu Alpha 21164A inayoendesha kwa kasi ya juu ya saa (hadi 666 MHz). Kichakataji kilitumika katika vituo vya kazi na kompyuta za seva kutoka kwa makampuni kama vile Digital, Network Appliance na Cray Research.

Kichakataji cha Alpha 21264

Mnamo 1996, kizazi kijacho cha wasindikaji wa DEC kilianzishwa - Alpha 21264 (EV6). Chip imepokea mabadiliko kadhaa muhimu ikilinganishwa na mifano ya awali. Kwa mfano, iliunga mkono utekelezaji wa maagizo nje ya agizo, ambayo ilijumuisha upangaji upya kamili wa kernel. Vizuizi kamili na vya kupakia/kuhifadhi viliunganishwa kuwa moduli moja ya Ebox, na vizuizi vya sehemu zinazoelea viliwekwa kwenye moduli ya Fbox. Mbali na vitalu wenyewe, vitengo hivi pia vina faili za rejista. Muundo wa kumbukumbu ya cache tena ukawa wa ngazi mbili - ulibadilisha shirika la cache la ngazi tatu katika Alpha 21164. Cache ya ngazi ya kwanza ilihifadhi mgawanyiko kwenye kumbukumbu kwa maagizo na data. Kiasi cha kila sehemu kilikuwa 64 KB. Kama kwa kashe ya kiwango cha pili, kiasi chake kinaweza kuanzia 1 MB hadi 16 MB. Zaidi, kichakataji kilipokea usaidizi kwa utabiri wa tawi. Baada ya muda, matoleo mapya zaidi na zaidi ya wasindikaji wa Alpha 21264 yalitolewa, ambayo, kwanza kabisa, mzunguko wa saa uliongezeka. Marekebisho ya hivi karibuni yalikuwa Alpha 21264E, ambayo ilifanya kazi kwa mzunguko wa 1250 MHz.

Ole, mstari wa Alpha 21264 wa wasindikaji ukawa DEC ya mwisho "huru" katika historia. Mapema 1998, DEC ilitangazwa kuwa muflisi na ilinunuliwa na Compaq.

Usanifu wa Intel P5

Wasindikaji wenye usanifu wa RISC kwa sehemu kubwa walichukua niche yao maalum, lakini mifumo ya kompyuta ya mezani bado iliendelea kutumia fuwele zenye usanifu wa x86. Maendeleo yao yaliendelea, pamoja na mabadiliko kadhaa.

Licha ya ukweli kwamba Intel iliingia kwenye soko la processor la RISC na ufumbuzi wake wa i860 na i960, kampuni bado ilitegemea sana chips za x86. Kizazi kijacho cha "mawe" kilikuwa Pentium inayojulikana kulingana na usanifu wa P5, iliyotolewa mwaka wa 1993.

Kazi nyingi zimefanywa. Kwanza, P5 ikawa superscalar. Usanifu ulifanya kazi kwa kutumia mabomba mawili, ambayo kila moja inaweza kufanya shughuli mbili kwa mzunguko wa saa. Pili, basi ya data ikawa 64-bit, ambayo ilifanya iwezekanavyo kuhamisha mara mbili ya kiasi cha data kwa kila mzunguko. Tatu, kashe ya data na maagizo iligawanywa katika vizuizi viwili tofauti vya KB 8 kila moja. Kwa kuongezea, kitengo cha utabiri wa tawi kiliongezwa kwa kichakataji, na moduli ya kukokotoa ya sehemu inayoelea ikawa na tija zaidi.

Wasindikaji wa kwanza wa Pentium walienda kwa 60 MHz au 66 MHz. Wakati huo huo, operesheni yao ilihitaji voltage ya 5 V, hivyo walipata moto sana. Pia, "shina" za kwanza zilijulikana kwa operesheni isiyo sahihi ya kitengo cha kuelea, ambacho katika hali zingine kilitoa matokeo yasiyo sahihi wakati wa kugawa nambari. Kwa hivyo, hivi karibuni Intel ilizindua wasindikaji na usanifu uliosahihishwa wa P54C.

Kichakataji cha Intel Pentium

P54C ikawa aina ya kazi juu ya makosa. Uzalishaji wa wasindikaji wapya ulihamishiwa kwa teknolojia ya mchakato wa 0.6-micron. Fuwele zenyewe sasa zilifanya kazi kwa voltage ya 3.3 V, ambayo ilisuluhisha shida ya joto kupita kiasi. Kuhusu mabadiliko katika kiwango cha usanifu, kizidishi cha moja na nusu kiliongezwa kwa P54C - kuanzia sasa wasindikaji walifanya kazi zaidi. masafa ya juu kuliko mfumo wa basi. Kasi ya processor ilikuwa 75 MHz, 90 MHz au 100 MHz. P54C pia iliwekwa kwenye viunganisho vya Socket 5 au Socket 7. Tofauti na P5, ambayo ilisaidia tu Socket 4. Usanifu wa P54C yenyewe ulipokea sasisho jingine mwaka wa 1995, wakati ulihamishiwa kwenye teknolojia ya mchakato wa 350 nm. Hii ilifanya iwezekanavyo kupunguza tena matumizi ya nguvu ya fuwele, na pia kuongeza mzunguko wao wa saa hadi 200 MHz.

1.1 Tofauti kuu kati ya usanifu wa CISC na RISC

Miundo miwili kuu ya seti ya usanifu inayotumiwa na tasnia ya kompyuta katika hatua ya sasa ya maendeleo ya teknolojia ya kompyuta (kulingana na) ni usanifu wa CISC na RISC. Mwanzilishi wa usanifu wa CISC anaweza kuchukuliwa kuwa kampuni ya IBM na usanifu wake wa msingi / 360, msingi ambao umetumika tangu 1964 na umeishi hadi leo, kwa mfano, katika mifumo kuu ya kisasa kama IBM ES/9000. kiongozi katika maendeleo ya microprocessors c seti kamili timu (CISC - Complete Instruction Set Computer) inachukuliwa kuwa Intel na mfululizo wake wa x86 na Pentium. Usanifu huu ni kiwango cha vitendo kwa soko la kompyuta ndogo. Wasindikaji wa CISC wana sifa ya: kiasi idadi ndogo rejista za madhumuni ya jumla; idadi kubwa ya maagizo ya mashine, ambayo baadhi yake yanapakiwa semantically sawa na waendeshaji lugha za hali ya juu programu na hutekelezwa katika mizunguko mingi ya saa; idadi kubwa ya njia za kushughulikia; idadi kubwa ya muundo wa amri wa saizi tofauti; ukuu wa umbizo la amri ya anwani mbili; uwepo wa amri za usindikaji wa aina ya kumbukumbu-rejista.

Msingi wa usanifu wa vituo vya kisasa vya kazi na seva ni usanifu wa kompyuta yenye seti ya maagizo iliyopunguzwa (RISC - Kupunguza Maagizo Kuweka Kompyuta). Mwanzo wa usanifu huu unarudi kwenye kompyuta za CDC6600, ambazo watengenezaji wake (Thornton, Cray, nk.) waligundua umuhimu wa kurahisisha maagizo yaliyowekwa ili kujenga haraka. kompyuta. S. Cray alitumia mapokeo haya ya kurahisisha usanifu wakati wa kuunda mfululizo unaojulikana wa kompyuta kuu kutoka kwa Utafiti wa Cray. Hata hivyo, dhana ya RISC katika maana yake ya kisasa hatimaye iliundwa kwa misingi ya miradi mitatu ya utafiti wa kompyuta: processor 801 kutoka IBM, RISC processor kutoka Chuo Kikuu cha Berkeley, na MIPS processor kutoka Chuo Kikuu cha Stanford.

Vipengele vingine vya usanifu wa RISC ni pamoja na uwepo wa faili kubwa ya rejista (wachakataji wa kawaida wa RISC hutekeleza rejista 32 au zaidi, ikilinganishwa na rejista 8 hadi 16 katika usanifu wa CISC), ambayo inaruhusu data zaidi kuhifadhiwa kwenye rejista kwenye chip ya processor. wakati. na hurahisisha kazi ya mkusanyaji katika kugawa rejista kwa anuwai.

Kwa usindikaji, kama sheria, amri za anwani tatu hutumiwa, ambayo, pamoja na kurahisisha usimbuaji, inafanya uwezekano wa kuhifadhi idadi kubwa ya anuwai kwenye rejista bila upakiaji wao unaofuata.

Ukuzaji wa usanifu wa RISC uliamuliwa kwa kiasi kikubwa na maendeleo katika uundaji wa uboreshaji wa watunzi. Ni mbinu za kisasa za ujumuishaji zinazowezesha kufaidika kwa faili kubwa zaidi ya rejista, shirika la bomba, na kasi kubwa zaidi ya utekelezaji wa maagizo. Wakusanyaji wa kisasa pia hutumia mbinu zingine za uboreshaji wa utendaji zinazopatikana kwa kawaida katika vichakataji vya RISC: kuchelewa kwa utekelezaji wa matawi na usindikaji wa hali ya juu, ambayo inaruhusu maagizo mengi kutekelezwa kwa wakati mmoja.

Ikumbukwe kwamba maendeleo ya hivi karibuni kutoka kwa Intel (maana ya Pentium na Pentium Pro), pamoja na washindani wake (AMD R5, Cyrix M1, NexGen Nx586, nk.) hutumia sana mawazo yaliyotekelezwa katika microprocessors za RISC, hivyo tofauti nyingi kati ya CISC na RISC zina ukungu. Walakini, ugumu wa usanifu wa x86 na seti ya maagizo inabaki kuwa sababu kuu inayozuia utendaji wa wasindikaji kulingana nayo.

Manufaa na hasara za usanifu wa Hewlett Packard PA-RISC

Msingi wa maendeleo ya bidhaa za kisasa za Hewlett-Packard ni usanifu wa PA-RISC. Ilianzishwa na kampuni mwaka wa 1986 na tangu wakati huo imepitia hatua kadhaa za maendeleo yake shukrani kwa mafanikio ya teknolojia jumuishi kutoka kwa muundo wa chip nyingi hadi moja-chip. Mnamo Septemba 1992, Hewlett-Packard ilitangaza kuundwa kwa processor yake ya PA-7100 superscalar, ambayo imekuwa msingi wa familia ya vituo vya kazi vya HP 9000 Series 700 na familia ya HP 9000 Series 800 ya seva za biashara. Hivi sasa kuna seva 33, 50. - na 99 MHz utekelezaji wa kioo PA-7100. Kwa kuongezea, iliyorekebishwa, kuboreshwa kwa njia nyingi, fuwele PA-7100LC na masafa ya saa ya 64, 80 na 100 MHz, na PA-7150 na masafa ya saa 125 MHz, na PA-7200 na masafa ya saa ya 90 na 100 MHz. waliachiliwa. Kampuni inaendeleza kikamilifu processor ya kizazi kijacho ya HP 8000, ambayo itafanya kazi kwa kasi ya saa ya 200 MHz na kutoa vitengo 360 ​​SPECint92 na vitengo 550 SPECfp92. Kuonekana kwa kioo hiki kunatarajiwa mwaka wa 1996. Kwa kuongeza, Hewlett-Packard, kwa kushirikiana na Intel, inapanga kuunda processor mpya yenye neno refu sana la maagizo (usanifu wa VLIW), ambayo itaendana na zote mbili. Familia ya Intel x86 na familia ya PA-RISC. Kutolewa kwa processor hii imepangwa kwa 1998.

1.3 Tabia za wasindikaji kulingana na usanifu wa PA-RISC

1.3.1 Tabia na vipengele vya processor ya PA 7100

Kipengele cha usanifu wa PA-RISC ni utekelezaji wa off-chip wa cache, ambayo inafanya uwezekano wa kutekeleza kiasi tofauti cha kumbukumbu ya cache na kuboresha muundo kulingana na hali ya maombi (Mchoro 1.3.1). Maagizo na data huhifadhiwa katika cache tofauti, na processor inaunganisha kwao kwa kutumia mabasi ya kasi ya 64-bit. Kumbukumbu ya kache inatekelezwa kwenye chips za kumbukumbu tuli za kasi ya juu (SRAM), ambazo husawazishwa moja kwa moja na kasi ya saa ya kichakataji. Kwa 100 MHz, kila kache ina 800 MB/s ya kipimo data na 400 MB/s kuandika kipimo data. Vifaa vya microprocessor vinasaidia kiasi tofauti cha kumbukumbu ya cache: cache ya maelekezo inaweza kuwa na kiasi kutoka 4 KB hadi 1 MB, cache ya data - kutoka 4 KB hadi 2 MB.

Ili kupunguza kiwango cha makosa, utaratibu wa hashing wa anwani hutumiwa. Akiba zote mbili hutumia biti za ziada za ukaguzi ili kuboresha kuegemea, na makosa ya kache ya maagizo hurekebishwa na maunzi.

Mchoro 1.3.1 wa kuzuia wa processor ya PA 7100

Kichakataji kimeunganishwa kwenye kumbukumbu na mfumo mdogo wa I/O kupitia basi inayolingana. Kichakataji kinaweza kufanya kazi kwa uwiano tatu tofauti wa kasi ya saa ya ndani na nje kulingana na mzunguko wa basi la nje: 1:1, 3:2 na 2:1. Hii inaruhusu mifumo kutumia chips za kumbukumbu za kasi tofauti.

Kimuundo, chipu ya PA-7100 ina: kichakataji nambari kamili, kichakataji cha sehemu inayoelea, kifaa cha kudhibiti kache, bafa iliyounganishwa ya TLB, kifaa cha kudhibiti, na idadi ya saketi za kiolesura. Kichakataji nambari kamili ni pamoja na ALU, kibadilishaji, kiongeza tawi, saketi za kukagua msimbo, saketi za kupita kiasi, faili ya rejista ya madhumuni ya jumla, rejista za udhibiti na rejista za bomba la anwani. Kidhibiti cha kache kina rejista zinazoweka upya kache wakati makosa yanapotokea na kufuatilia upatanifu wa kumbukumbu. Kifaa hiki pia kina rejista za anwani za sehemu, bafa ya utafsiri wa anwani ya TLB, na maunzi ya hashing ambayo hudhibiti upakiaji upya wa TLB. Kichakataji cha sehemu inayoelea ni pamoja na kitengo cha kuzidisha, kitengo cha mantiki ya hesabu, kitengo cha mgawanyiko na mzizi wa mraba, faili ya rejista, na matokeo ya saketi fupi za mzunguko. Vifaa vya kiolesura vinajumuisha saketi zote muhimu ili kuwasiliana na maagizo na akiba ya data na basi ya data. TLB ya jumla ina mistari 120 ya kumbukumbu shirikishi ya saizi isiyobadilika na mistari 16 ya saizi inayobadilika.

Kitengo cha sehemu inayoelea hutekeleza hesabu ya usahihi mmoja na maradufu katika kiwango cha IEEE 754. Kitengo chake cha kuzidisha pia kinatumika kutekeleza shughuli za kuzidisha nambari kamili. Mgawanyiko na vitengo vya mizizi ya mraba hufanya kazi kwa kasi ya processor mara mbili. Kitengo cha mantiki ya hesabu hufanya shughuli za kujumlisha, kutoa, na ubadilishaji wa miundo ya data. Faili ya rejista ina rejista 28 za 64-bit, ambayo kila moja inaweza kutumika kama rejista mbili za 32-bit kutekeleza shughuli za uhakika moja za kuelea. Faili ya rejista ina bandari tano za kusoma na bandari tatu za kuandika, ambazo huruhusu shughuli za kuzidisha, kuongeza, na kupakia/kuandika kwa wakati mmoja.

Conveyor iliundwa kwa kusudi upeo wa ukuzaji muda unaohitajika kukamilisha usomaji kutoka kwa akiba ya data ya SRAM hufa. Hii inaruhusu frequency ya kichakataji kuongezwa kwa kasi fulani ya SRAM. Maagizo yote ya kupakia (LOAD) hutekelezwa katika mzunguko wa saa moja na yanahitaji mzunguko wa saa moja tu wa kipimo data cha akiba ya data. Kwa kuwa amri na kache za data ziko kwenye mabasi tofauti, hakuna hasara katika bomba inayohusishwa na migogoro kati ya simu kwenye kashe ya data na kashe ya amri.

Kichakataji kinaweza kutoa maagizo kamili na sehemu moja ya kuelea kwa ajili ya utekelezaji katika kila mzunguko wa saa. Bandwidth ya akiba ya maagizo inatosha kusaidia utoaji endelevu wa maagizo mawili kila mzunguko wa saa. Hakuna vikwazo kwa upatanishi au mpangilio wa jozi ya amri zinazotekelezwa pamoja. Kwa kuongeza, hakuna mizunguko ya saa inayohusishwa na kubadili kutoka kwa kutekeleza maagizo mawili hadi kutekeleza maagizo moja.

Uangalifu maalum ulichukuliwa ili kuhakikisha kuwa kutoa amri mbili katika mzunguko wa saa moja hakuzuii mzunguko wa saa. Ili kufanikisha hili, biti maalum inayoweza kutatuliwa mapema ilitekelezwa katika akiba ya maagizo ili kutenganisha maagizo kamili ya kifaa kutoka kwa maagizo ya kifaa cha sehemu inayoelea. Amri hii ya uwekaji usimbaji mapema hupunguza muda unaohitajika ili kutenganisha amri vizuri.

Hasara zinazohusiana na data na utegemezi wa udhibiti ni ndogo katika bomba hili. Maagizo ya kupakia hutekelezwa katika mzunguko wa saa moja, isipokuwa kama maagizo yanayofuata yanatumia rejista ya lengwa ya maagizo ya LOAD. Kama sheria, mkusanyaji hukuruhusu kupitisha upotezaji kama huo wa mzunguko mmoja. Ili kupunguza hasara zinazohusiana na maagizo ya tawi yenye masharti, processor hutumia algorithm kutabiri mwelekeo wa uhamishaji wa udhibiti. Ili kuboresha utendakazi wa vitanzi, uhamishaji wa udhibiti wa mbele kupitia mpango unatabiriwa kama matawi ambayo hayajatekelezwa, na uhamishaji wa udhibiti wa nyuma kupitia mpango unatabiriwa kama matawi yaliyotekelezwa. Matawi ya masharti yaliyotabiriwa kwa usahihi yanatekelezwa katika mzunguko wa saa moja.

Idadi ya tiki zinazohitajika kuandika neno au neno mbili kwa amri ya STORE imepunguzwa kutoka tiki tatu hadi mbili. Katika utekelezaji wa awali wa usanifu wa PA-RISC, mzunguko wa saa moja ya ziada ulihitajika ili kusoma lebo ya kache ili kuhakikisha hit, na pia kuunganisha data ya zamani ya kache ya data na data iliyoandikwa. PA 7100 hutumia basi tofauti ya lebo ya anwani ili kuweka wakati usomaji wa lebo na uandishi wa data ya amri ya STORE ya awali. Kwa kuongeza, kuwa na maandishi tofauti huwezesha ishara kwa kila neno la mstari wa kache huondoa haja ya kuunganisha data ya zamani na data mpya kutoka kwa amri za neno au dword kuandika. Algorithm hii inahitaji kwamba kuandika kwa chips za SRAM kutokea tu baada ya kubainishwa kuwa uandishi unaambatana na kipigo cha kache na haisababishi usumbufu. Hii inahitaji hatua ya ziada ya bomba kati ya kusoma lebo na kuandika data. Uwekaji bomba huku hausababishi mizunguko ya ziada ya saa iliyopotea kwa sababu kichakataji hutekelezea mizunguko maalum ya kukwepa ambayo huruhusu data ya amri ya uandishi iliyoahirishwa kuelekezwa kwa amri zinazofuata za upakiaji au amri za HIFADHI ambazo huandika sehemu ya neno pekee. Kwa kichakataji kilichotolewa, maagizo ya maandishi ya neno au maneno mawili yanapunguzwa hadi sifuri isipokuwa maagizo yanayofuata mara moja ni mzigo au maagizo ya maandishi. Vinginevyo, hasara ni sawa na mzunguko mmoja. Hasara za kurekodi sehemu ya neno zinaweza kuanzia sufuri hadi mizunguko ya saa mbili. Uigaji huonyesha kwamba idadi kubwa ya amri za uandishi hufanya kazi katika umbizo la neno moja au maneno mawili.

Operesheni zote za sehemu zinazoelea, isipokuwa maagizo ya mgawanyiko na mizizi ya mraba, zimewekwa bomba kikamilifu na zina utulivu wa kusukuma-vuta katika hali moja au mbili za usahihi. Kichakataji kinaweza kutoa maagizo huru ya sehemu ya kuelea kwa ajili ya utekelezaji katika kila mzunguko wa saa bila hasara yoyote. Uendeshaji mfululizo na utegemezi wa rejista husababisha kupotea kwa mzunguko mmoja. Amri za mgawanyiko na mizizi ya mraba hutekelezwa katika mizunguko ya saa 8 kwa usahihi mmoja na mizunguko ya saa 15 kwa usahihi maradufu. Utekelezaji wa maagizo hauzuiliwi na maagizo ya mgawanyiko/mraba hadi rejista ya matokeo inatakiwa au maagizo ya mgawanyiko/mraba unaofuata yatolewe.

Kichakataji kinaweza kutekeleza maagizo kamili na sehemu moja ya kuelea kwa sambamba. Katika hali hii, "maagizo kamili" pia yanajumuisha maagizo ya kupakia na kuandika rejista za sehemu zinazoelea, na "maelekezo ya sehemu zinazoelea" yanajumuisha maagizo ya FMPYADD na FMPYSUB. Maagizo haya ya mwisho yanachanganya operesheni ya kuzidisha na shughuli za kuongeza au kutoa, kwa mtiririko huo, ambazo zinatekelezwa kwa sambamba. Utendaji wa kilele ni 200 MFLOPS kwa mlolongo wa maagizo ya FMPYADD ambayo maagizo ya karibu yanajitegemea.

Hasara kwa shughuli za sehemu ya kuelea kwa kutumia kupakia mapema uendeshaji wa maagizo ya LOAD ni mzunguko wa saa moja ikiwa mzigo na maagizo ya hesabu yanayoelea yapo karibu, na mizunguko ya saa mbili ikiwa imetolewa kwa ajili ya kutekelezwa kwa wakati mmoja. Kwa maagizo ya kuandika ambayo hutumia matokeo ya operesheni ya hatua ya kuelea, hakuna hasara, hata ikiwa inatekelezwa kwa sambamba.

Upeo wa juu wa makosa ya kache ya data hupunguzwa kupitia matumizi ya mbinu nne tofauti: hit-on-miss kwa LOAD na STORE maagizo, threading ya kashe ya data, usimbaji maalum wa amri za kuandika ili kuepuka kunakili laini ambayo inakosa, na shughuli za semaphore katika. kumbukumbu ya kashe. Sifa ya kwanza inaruhusu aina yoyote ya amri nyingine kutekelezwa wakati wa kuchakata kosa la kache ya data. Kwa makosa yanayotokea wakati wa maagizo ya LOAD, usindikaji wa maagizo yanayofuata unaweza kuendelea hadi rejista ya matokeo ya maagizo ya LOAD inahitajika kama rejista ya uendeshaji kwa maagizo mengine. Mkusanyaji anaweza kutumia kipengele hiki kuleta data muhimu kwenye kache muda mrefu kabla ya kuhitajika. Kwa makosa yanayotokea wakati wa maagizo ya HIFADHI, usindikaji wa amri zinazofuata za upakiaji au uandishi wa sehemu ya neno huendelea hadi hakuna marejeleo ya mstari ambapo kosa lilitokea. Mkusanyaji anaweza kutumia kipengele hiki kutekeleza amri huku akirekodi matokeo ya hesabu za awali. Wakati wa kucheleweshwa kwa usindikaji, maagizo mengine ya LOAD na STORE ambayo yanagusa akiba ya data yanaweza kutekelezwa kama maagizo mengine kamili na ya uhakika. Wakati wa muda wote wa usindikaji wa kukosa maagizo ya STORE, maagizo mengine ya uandishi kwa laini sawa ya kache yanaweza kutokea bila upotezaji wa muda wa ziada. Kwa kila neno kwenye mstari wa kache, kichakataji kina kiashiria maalum ambacho huzuia maneno kutoka kwa mstari ambayo yaliandikwa na maagizo ya STORE kunakiliwa kutoka kwa kumbukumbu. Uwezo huu unatumika kwa shughuli kamili na za kuelea LOAD na STORE.

Utekelezaji wa maagizo hukoma wakati rejista ya lengwa ya maagizo ya LOAD ambayo hayajatekelezwa inapohitajika kama operesheni ya maagizo mengine. Sifa ya kuunganisha huruhusu utekelezaji kuendelea mara tu neno unalotaka au neno mbili linaporejeshwa kutoka kwa kumbukumbu. Kwa hivyo, utekelezaji wa amri unaweza kuendelea wote wakati wa kuchelewesha kuhusishwa na usindikaji wa kosa na wakati mstari unaofanana umejaa wakati kosa linatokea.

Wakati wa kufanya nakala ya kuzuia data, katika hali nyingine mkusanyaji anajua mapema kwamba kurekodi kunapaswa kufanywa ndani mstari kamili kumbukumbu ya kashe. Ili kuboresha utunzaji wa hali kama hizi, usanifu wa PA-RISC 1.1 unafafanua usimbaji maalum wa amri za uandishi ("nakala ya kuzuia"), ambayo inamaanisha kuwa vifaa havihitaji kuchukua mstari kutoka kwa kumbukumbu ambayo inaweza kusababisha kukosekana kwa kache. Katika kesi hii, muda wa upatikanaji wa cache ya data ni jumla ya muda unaohitajika kunakili mstari wa zamani wa cache kwenye kumbukumbu kwenye anwani sawa kwenye cache (ikiwa ni chafu) na wakati unaohitajika kuandika tag mpya ya cache. Kichakataji cha PA 7100 hutoa uwezo huu kwa maagizo ya upendeleo na yasiyo ya upendeleo.

Uboreshaji wa hivi punde wa usimamizi wa akiba ya data unahusisha kutekeleza shughuli za semaphore za "sifuri-mzigo" moja kwa moja kwenye kache. Ikiwa operesheni ya semaphore inafanywa katika cache, basi wakati uliopotea wakati wa utekelezaji wake hauzidi kupoteza kwa shughuli za kawaida za kuandika. Hii sio tu inapunguza uendeshaji wa bomba, lakini pia inapunguza trafiki ya basi ya kumbukumbu. Usanifu wa PA-RISC 1.1 pia hutoa aina nyingine ya usimbaji wa maagizo maalum ambayo huondoa hitaji la kusawazisha shughuli za semaphore na vifaa vya I/O.

Usimamizi wa kumbukumbu ya kashe ya amri inaruhusu, ikiwa itakosekana, kuendelea kutekeleza amri mara baada ya amri ambayo haiko kwenye kashe kuwasili kutoka kwa kumbukumbu. Basi ya data ya biti 64 inayotumika kujaza vizuizi vya akiba ya maagizo inalingana na kipimo data cha juu cha basi cha kumbukumbu ya 400 MB/s katika 100 MHz.

Kichakataji pia hutoa idadi ya hatua za kupunguza hasara zinazohusishwa na ubadilishaji wa anwani pepe hadi zile halisi.

Muundo wa processor hutoa utekelezaji wa njia mbili za kujenga mifumo ya multiprocessor. Kwa njia ya kwanza, kila processor imeunganishwa kwenye chip ya interface, ambayo inafuatilia shughuli zote kwenye basi kuu ya kumbukumbu. Katika mfumo kama huo, kazi zote za kudumisha hali thabiti ya kumbukumbu ya kache hupewa kioo cha interface, ambacho hutuma shughuli zinazofanana kwa processor. Akiba ya data imejengwa kwa kanuni za uvivu na kila kizuizi cha kache hudumisha biti za serikali za kibinafsi, chafu na halali, maadili ambayo hubadilika kulingana na shughuli iliyotolewa na au kukubali kichakataji.

Njia ya pili ya kuandaa mfumo wa multiprocessor inakuwezesha kuchanganya wasindikaji wawili na kumbukumbu na mtawala wa I / O kwenye basi moja ya kumbukumbu ya ndani. Usanidi huu hauhitaji chip za kiolesura cha ziada na ni sambamba na mfumo uliopo wa kumbukumbu. Ushikamano wa akiba huhakikishwa kwa kufuatilia basi ya kumbukumbu ya ndani. Uhamisho wa mstari kati ya kache hufanywa bila ushiriki wa kidhibiti kumbukumbu na I/O. Usanidi huu hufanya iwezekanavyo kujenga mifumo ya usindikaji wa gharama nafuu, yenye utendaji wa juu.

Kichakataji hutumia idadi ya shughuli zinazohitajika ili kuboresha utendakazi wa michoro ya vituo 700 vya kazi: uhamishaji wa vizuizi, uhifadhi wa Z, utafsiri wa rangi, na amri za kuhamisha data za sehemu zinazoelea ili kubadilishana na nafasi ya I/O.

Msindikaji umejengwa juu ya teknolojia ya mchakato wa CMOS na viwango vya kubuni vya microns 0.8, ambayo hutoa mzunguko wa saa 100 MHz.

1.3.2 Tabia na vipengele vya processor ya PA 7200

Kichakataji cha PA 7200 kina maboresho kadhaa ya usanifu ukilinganisha na PA 7100, kuu ni kuongezwa kwa bomba la pili kamili, ujenzi wa kashe ya data saidizi ya on-chip na utekelezaji wa kiolesura kipya cha 64-bit. basi la kumbukumbu.

Kichakataji cha PA 7200, kama mtangulizi wake, hutoa hali ya uendeshaji ya hali ya juu na utoaji wa wakati mmoja wa hadi amri mbili katika mzunguko wa saa moja. Maagizo yote ya kichakataji yanaweza kugawanywa katika vikundi vitatu: shughuli kamili, shughuli za kupakia/kuandika na shughuli za sehemu zinazoelea. PA 7200 wakati huo huo hutoa maagizo mawili ya vikundi tofauti, au maagizo mawili kamili (kutokana na uwepo wa bomba la pili kamili na ALU na bandari za ziada za kusoma na kuandika kwenye faili ya rejista). Maagizo ya kuruka hutekelezwa kwa njia kamili, na miruko hii inaweza kuoanishwa ili kutolewa kwa wakati mmoja tu na maagizo yaliyotangulia.

Kuongeza mzunguko wa saa ya kichakataji kunahitaji kurahisisha usimbaji wa amri katika hatua ya kutoa. Kwa kusudi hili, usimbuaji wa awali wa mkondo wa amri unafanywa katika hatua ya kupakia kumbukumbu ya kache. Kwa kila neno mara mbili, kashe ya maagizo inajumuisha bits 6 za ziada ambazo zina habari kuhusu uwepo wa utegemezi wa data na migogoro ya rasilimali, ambayo hurahisisha sana utoaji wa maagizo katika hali ya juu zaidi.

Kichakataji cha PA 7200 kinatumika algorithm ya ufanisi maagizo ya awali, ambayo pia hufanya kazi vizuri katika sehemu za mstari wa programu.

Kama ilivyo kwa PA 7100, kichakataji hutekelezea kiolesura chenye kashe ya nje ya data inayofanya kazi kwa masafa ya saa ya kichakataji na utulivu wa mzunguko mmoja. Kashe ya data ya nje imejengwa juu ya kanuni ya ramani ya moja kwa moja. Kwa kuongeza, ili kuongeza ufanisi, cache ndogo ya msaidizi yenye uwezo wa mistari 64 inatekelezwa kwenye chip processor. Uundaji, tafsiri ya anwani na ufikiaji wa kashe kuu na za ziada za data hufanywa katika hatua mbili za bomba. Ucheleweshaji wa juu wakati wa kugundua hit ni mzunguko wa saa moja.

Akiba ya ndani ya msaidizi ina mistari 64 32-baiti. Wakati wa kufikia kumbukumbu ya kache, vitambulisho 65 vinaangaliwa: tagi 64 za kache msaidizi na tagi moja ya kache ya data ya nje. Inapopatikana, data inatumwa kwa kifaa kinachofanya kazi kinachohitajika.

Ikiwa mstari unaohitajika hauko kwenye kumbukumbu ya kache, hupakiwa kutoka kwa kumbukumbu kuu. Katika kesi hii, mstari huingia kwenye cache ya msaidizi, ambayo katika baadhi ya matukio hufanya iwezekanavyo kupunguza idadi ya upakiaji wa kumbukumbu ya nje ya cache, iliyopangwa kulingana na kanuni ya ramani ya moja kwa moja. Usanifu wa kichakataji kipya cha amri za kupakia/kuandika hutoa usimbaji kipengele maalum cha uwekaji data wa ndani ("eneo la anga pekee"). Wakati wa kutekeleza amri za upakiaji zilizo na alama hii, laini ya akiba ya msaidizi hujazwa kama kawaida. Walakini, uandishi unaofuata wa mstari unafanywa moja kwa moja kwenye kumbukumbu kuu, kupita kashe ya data ya nje, ambayo huongeza sana ufanisi wa kufanya kazi na safu kubwa za data ambazo saizi ya kache iliyopangwa moja kwa moja haitoshi.

Seti iliyopanuliwa ya maagizo ya kichakataji hukuruhusu kutekeleza zana za kuorodhesha otomatiki ili kuboresha ufanisi wa kufanya kazi na safu, pamoja na maagizo ya kuleta mapema ambayo yamewekwa kwenye kache ya ndani ya msaidizi. Akiba hii msaidizi hutoa upanuzi unaobadilika wa ushirikiano wa kache kuu ya ramani ya moja kwa moja na ni mbadala rahisi kwa shirika shirikishi.

Kichakataji cha PA 7200 kinajumuisha kiolesura kipya cha 64-bit multiplex basi ya mfumo Runway, ambayo hutekeleza mgawanyiko wa shughuli na usaidizi wa itifaki ya upatanishi wa kumbukumbu. Kiolesura hiki kinajumuisha bafa za muamala, saketi za usuluhishi, na saketi za kudhibiti uwiano wa viwango vya saa za nje na za ndani.

1.3.3 Sifa za kichakataji kikubwa cha PA 8000

Kichakataji cha PA-8000 kilitangazwa mnamo Machi 1995 katika mkutano wa COMPCON 95. Ilitangazwa kuwa viashiria vyake vya utendaji vitafikia vitengo 8.6 SPECint95 na vitengo 15 vya SPECfp95 kwa shughuli kamili na halisi za hesabu, mtawalia. Hivi sasa, kiwango hiki cha juu sana cha utendaji kinathibitishwa na vipimo vya vituo vya kazi na seva zilizojengwa kwa misingi ya processor hii.

Kichakataji cha PA-8000 kina kila kitu mbinu zinazojulikana kuongeza kasi ya utekelezaji wa amri. Inategemea dhana ya "utekelezaji wa akili", ambayo inategemea kanuni ya utekelezaji wa amri nje ya amri. Kipengele hiki huruhusu PA-8000 kufikia kilele cha utendaji wa hali ya juu kutokana na matumizi makubwa mifumo ya utatuzi wa migogoro otomatiki kwa usimamizi wa data na maunzi. Zana hizi zinakamilisha vipengele vingine vya usanifu vilivyopachikwa katika muundo wa chip: idadi kubwa ya vitengo vya utendaji vya utendaji, njia za kutabiri mwelekeo wa mabadiliko na kutekeleza amri kwa kudhani, shirika la kumbukumbu ya kache iliyoboreshwa na kiolesura cha basi cha utendaji wa juu.

Utendaji wa juu wa PA-8000 kwa kiasi kikubwa imedhamiriwa na uwepo wa seti kubwa ya vifaa vya kazi, ambavyo ni pamoja na 10. watendaji: vitengo viwili vya mantiki ya hesabu kamili (ALU), vitengo viwili vya shift/unganisha, sehemu mbili za kuelea za kuzidisha/kuongeza, vitengo viwili vya mgawanyiko/mraba, na rekodi za vitengo viwili vya kupakia/pakia.

Uwezo wa utekelezaji wa nje wa mpangilio wa kichakataji PA-8000 hutoa upangaji wa maunzi wa mizigo ya bomba na utumiaji bora wa vitengo vya utendaji. Katika kila mzunguko wa saa, hadi amri nne zinaweza kutolewa, ambazo huingia kwenye bafa ya kupanga upya mstari wa 56. Bafa hii hukuruhusu kudumisha umiliki wa mara kwa mara wa vifaa vinavyofanya kazi na kuhakikisha upunguzaji mzuri wa migogoro ya rasilimali. migogoro ya rasilimali. Kioo kinaweza kuchambua yote 56 mistari ya amri wakati huo huo na toa amri 4 tayari kwa kutekelezwa kwa vifaa vinavyofanya kazi katika kila mzunguko. Hii inaruhusu kichakataji kugundua kiotomatiki usawa wa kiwango cha maagizo.

Kichakataji cha superscalar cha PA-8000 hutoa utendakazi kamili wa 64-bit, ikijumuisha anwani, sehemu-dhabiti, na hesabu ya sehemu zinazoelea. Wakati huo huo, kioo kinabakia kikamilifu na maombi ya 32-bit. Hii ni processor ya kwanza kutekeleza usanifu wa 64-bit PA-RISC. Inabakia kuendana kikamilifu na utekelezaji wa PA-RISC uliopita na ujao.

Kioo hiki kinatengenezwa kwa kutumia teknolojia ya CMOS ya micron 0.5 yenye volti ya usambazaji ya Volti 3.3 na tunaweza kutegemea kupunguzwa zaidi kwa ukubwa wa vipengele katika siku zijazo.

2. SIFA ZA SEVA ZA HEWLETT-PACKARD KULINGANA NA PROCESSORS WENYE PA-RISC ARCHITECTURE

Hewlett-Packard ilianzishwa huko California mnamo 1938 ili kuunda vifaa vya kupima na vipimo vya kielektroniki. Hivi sasa, kampuni inaendeleza, inazalisha, masoko na mifumo ya huduma kwa maombi ya kibiashara, otomatiki ya michakato ya uzalishaji, michakato ya maendeleo, majaribio na vipimo, pamoja na zana na mifumo ya uchambuzi na matibabu, vifaa vya pembeni, vikokotoo na vijenzi vya matumizi katika anuwai ya tasnia. Inauza zaidi ya bidhaa 4,500 zinazotumika katika tasnia, biashara, sayansi, elimu, dawa na uhandisi.

Msingi wa maendeleo ya kompyuta za kisasa za Hewlett-Packard ni usanifu wa PA-RISC. Ilianzishwa na kampuni mwaka wa 1986, na tangu wakati huo, kutokana na mafanikio ya teknolojia jumuishi, imepitia hatua kadhaa za maendeleo yake kutoka kwa chip nyingi hadi kubuni moja-chip. Usanifu wa PA-RISC ulitengenezwa kwa kuzingatia uwezekano wa kujenga mifumo ya multiprocessor, ambayo inatekelezwa katika mifano ya zamani ya seva.

2.1 Seva za HP9000 za Daraja la D

Katika soko la seva za kikundi cha kazi, HP ina safu pana ya mifumo ya Hatari ya HP9000 ya HP9000. Huu ni mfululizo wa mifumo ya bei ya chini ambayo inashindana na seva zinazotegemea PC. Mifumo hii inategemea usanifu wa kichakataji wa PA-RISC (75 na 100 MHz PA-7100LC, 100 na 120 MHz PA-7200, na 160 MHz PA-8000) na huendesha. mfumo wa uendeshaji HP-UNIX.

D200, D210 na D310 ni (kulingana na) mifumo ya processor moja. Mifano D250, D260, D270 na D350 zinaweza kuwa na processor moja au mbili. Katika miundo yake ya D3XX, HP inasisitiza vipengele vya upatikanaji wa hali ya juu kama vile viendeshi vya diski za ndani vinavyoweza kubadilishana moto, uwezo wa kuhifadhi RAID, na usambazaji wa nishati usiokatizwa. Aina hizi pia zina uwezo wa hali ya juu wa kupanua mifumo ndogo ya RAM na I/O.

Aina za D2XX zina nafasi 5 za upanuzi za I/O na njia 2 za kuendesha gari za SCSI-2. Katika mifano ya D3XX, idadi ya nafasi za upanuzi za I/O zimepanuliwa hadi 8; bay 5 zinaweza kubeba anatoa za diski na kiolesura cha Fast/Wide SCSI-2, ambacho kinaweza kubadilishwa bila kuzima nguvu ya mfumo.

Mifano ya zamani ya mfululizo hutoa uwezo wa kupanua RAM ya ECC hadi GB 1.5, wakati kipengele cha tabaka kinaweza kuongezeka hadi 12. Kiwango cha juu cha sauti. nafasi ya diski wakati wa kutumia safu za disk za nje inaweza kufikia 5.0 TB.

2.2 Seva za HP9000 za Hatari za K

Seva za HP9000 Class K ni mifumo ya masafa ya kati inayoauni uchakataji linganifu (hadi vichakataji 4). Kama vile mifumo ya darasa la D, inategemea usanifu wa PA-RISC (120 MHz PA-7200 na amri ya kiwango cha kwanza/akiba ya data ya 256/256 KB au 1/1 MB, pamoja na 160 na 180 MHz PA- 8000 yenye kache ya amri ya kiwango cha kwanza/kumbukumbu ya data 1/1 MB, inayofanya kazi kwa kasi ya saa ya kichakataji).

Muundo wa seva za Hatari K huhakikisha utendakazi wa juu wa mfumo. Sehemu kuu za kudumisha utendaji wa hali ya juu ni basi ya mfumo iliyo na kiwango cha juu cha 960 MB / s, RAM kubwa iliyo na udhibiti wa makosa na urekebishaji wa makosa moja (ECC) yenye uwezo wa hadi 4 GB na kupigwa mara 32, a. mfumo mdogo wa I/O wa chaneli nyingi na upitishaji wa hadi 288 MB / s, basi ya kawaida ya kasi ya juu/Wide Differential SCSI-2, pamoja na uwezo wa ziada wa kuunganisha mitandao na chaneli zenye kasi kama vile FDDI, ATM na Fiber Channel.

Muundo wa seva hutoa bays 4 za kufunga anatoa disk, na kwa msaada wa racks maalum (makabati) uwezo unaweza kupanuliwa. kumbukumbu ya diski Mfumo unaweza kuongezwa hadi 8.3 TB.

2.3 HP9000 Seva nyingi za ulinganifu za Daraja la T

Safu ya HP yenye nguvu zaidi na inayoweza kupanuka ya seva za biashara zinazotegemea UNIX ni familia ya darasa la HP9000. Hiki ni kizazi kijacho cha seva ambazo kampuni ilitengeneza kufuatia HP9000 model 870. Mifumo ya HP9000 T500, ambayo inaweza kuchukua hadi vichakataji 12 PA7100. , zilianzishwa kwa mara ya kwanza sokoni.. HP kisha ikatangaza mifumo 14-processor T520 kulingana na kichakataji cha 120 MHz PA7150. Hivi sasa, mifumo 12 ya kichakataji T600 kulingana na kichakataji cha PA-8000 imetangazwa, na uwasilishaji umepangwa kuanza mnamo 1997. Mifumo iliyopo(T500 na T520) huruhusu uingizwaji wa vichakataji vya zamani na vichakataji vya PA-8000.

Kipengele cha sifa ya usanifu wa seva ya darasa la T ni uwezo mkubwa wa kumbukumbu ya cache ya amri (1 MB) na data (1 MB) kwa kila processor ya mfumo. Seva za Daraja la T hutumia basi ya malipo ya biti 64 ambayo inaweza kutumia hadi vichakataji 14 vinavyotumia 120 MHz. Ufanisi wa basi hili, kama basi la Runway, ni 80%, ambayo hutoa upitaji wa hali ya utulivu wa 768 MB/s na utendakazi wa kilele wa 960 MB/s.

Seva za Daraja la T zinaweza kutumia hadi chaneli 8 za HP-PB (HP Precision Bus) zinazotumia 32 MB/s, lakini ni chaneli moja tu ya HP-PB inayotumika kwenye rack kuu ya mfumo. Ili kuhakikisha usanidi kamili wa mfumo mdogo wa I/O, ni muhimu kufunga rafu 7 za upanuzi, kuchukua eneo kubwa. Jumla ya kipimo data cha kilele cha I/O katika mfumo wa rack 8 uliosanidiwa kikamilifu ni 256 MB/s, ambayo ni chini ya kipimo data cha I/O cha seva za Hatari K. Hata hivyo, kiwango cha juu cha uwezo wa kuhifadhi diski unapotumia safu za RAID ni hadi 20. TB.

Muundo wa mabasi ya ngazi mbili ya seva hutoa uwiano bora kati ya mahitaji ya kichakataji na I/O, kuhakikisha utendakazi wa juu wa mfumo hata chini ya mzigo mzito. Wachakataji hufikia kumbukumbu kuu kupitia basi yenye nguvu ya mfumo wa kichakataji-kumbukumbu, ambayo hudumisha hali thabiti ya kumbukumbu za kache za mfumo mzima. Katika mifumo ya baadaye, ongezeko la mara 4 la upitishaji wa I/O limepangwa.

2.4 HP9000 Enterprise Parallel Server Family

Moja ya bidhaa za hivi karibuni iliyotolewa na HP ni familia ya mifumo sambamba, ambayo sasa inawakilishwa na mifano miwili ya ESP21 na ESP30. Wazo la msingi la mifumo hii ni rahisi sana. Inajumuisha kuunda muundo wa pamoja unaochanganya uwezo na nguvu uchakataji linganifu uliothibitishwa wa utendaji wa juu wenye uwezo usio na kikomo wa faida za utendakazi na upanuzi unaoweza kupatikana kupitia usanifu sambamba. Matokeo ya mchanganyiko huu ni usanifu wa juu wa utendaji ambao hutoa kiwango cha juu sana cha usawa wa mahesabu.

Tofauti na usanifu mwingine sawia unaotumia nodi za processor moja zilizounganishwa kwa urahisi, usanifu sambamba wa seva za ESP21 na ESP30 hutumia teknolojia ya utendaji wa juu ya SMP kama vizuizi vya ujenzi vinavyoweza kuenea. Faida ya njia hii ni kwamba mifumo ya maombi inaweza kutumia nguvu ya kompyuta na uwezo wa vichakataji vingi vilivyounganishwa vilivyo katika miundombinu ya SMP na ni bora kabisa katika kutoa utendakazi bora zaidi wa programu. Inahitajika, moduli za ziada za SMP zinaweza kuongezwa kwenye mfumo ili kuongeza kiwango cha ulinganifu ili kuongeza utendakazi wa jumla wa mfumo, uwezo, upitishaji wa I/O, au kadhalika. rasilimali za mfumo kumbukumbu kuu na diski.

Bidhaa katika mfululizo huu zimeundwa ili kutoa uzani zaidi ya uwezo wa kawaida wa usanifu wa SMP kwa mifumo mikubwa ya kufanya maamuzi, mifumo ya usindikaji wa miamala ya mtandaoni, na kujenga ghala za data kwenye Mtandao. Kwa programu nyingi, miundo ya ESP hutoa ongezeko karibu la mstari katika viwango vya utendaji. Hili linaafikiwa kwa kutumia usanifu wa utendaji wa juu wa mabasi ya SMP ya nodi za ESP pamoja na uwezo wa kusakinisha nodi za ziada za SMP kwa kutumia HP's Fiber Channel Enterprise Switch. Rasilimali zote za mfumo zinadhibitiwa kutoka kwa koni moja ya usimamizi.

Wakati upatikanaji wa juu unahitajika, mifumo ya ESP inasaidia safu maalum ya programu ya MC/ServiceGuard. Zana hizi hutoa mchanganyiko wa ufanisi wa utendaji wa juu, scalability na upatikanaji wa juu, na pamoja na uwezo wa kawaida wa RAS (kuegemea, upatikanaji na huduma), huruhusu nodi kubadilishwa bila kusimamisha mfumo.

Kimsingi, mfululizo wa EPS hutoa mbinu za kuchanganya miundo ya K-class (EPS21) na T-class (EPS30) katika mfumo mmoja. Swichi ya Fiber Channel yenye idhaa 16 huruhusu hadi vichakataji 64 katika muundo wa EPS21 (hadi vichakataji 256 katika siku zijazo) na hadi vichakataji 224 katika muundo wa EPS30 (hadi vichakataji 768 katika siku zijazo). Jumla ya kilele cha upitishaji wa mifumo inaweza kufikia 15 GB/s.

Utangulizi

Washa katika hatua hii Maendeleo ya kisayansi na kiteknolojia, uchaguzi wa jukwaa la vifaa na usanidi wa mfumo ni kazi ngumu sana. Hii ni kwa sababu, haswa, kwa mhusika mifumo ya maombi, ambayo inaweza kuamua kwa kiasi kikubwa mzigo wa kazi ya tata ya kompyuta kwa ujumla. Walakini, mara nyingi inakuwa ngumu kutabiri mzigo yenyewe kwa usahihi wa kutosha, haswa ikiwa mfumo lazima uhudumie vikundi kadhaa vya watumiaji walio na mahitaji tofauti. Ikumbukwe kwamba uchaguzi wa jukwaa fulani la vifaa na usanidi pia huamua na idadi ya mahitaji ya jumla ambayo yanahusu sifa za mifumo ya kisasa ya kompyuta. Hizi ni pamoja na: uwiano wa gharama/utendaji, uaminifu na uvumilivu wa hitilafu, uimara, utangamano na uhamaji wa programu. Changamoto kuu katika kubuni anuwai nzima ya miundo ya mfumo wa PA-RISC ilikuwa kuunda usanifu ambao ungekuwa sawa kutoka kwa maoni ya mtumiaji kwa miundo yote ya mfumo, bila kujali bei na utendaji wa kila moja yao. Faida kubwa za mbinu hii, ambayo inaruhusu kudumisha msingi wa programu iliyopo wakati wa kuhamia mifano mpya, ilithaminiwa haraka na watengenezaji na watumiaji wa kompyuta, na tangu wakati huo na kuendelea, karibu wasambazaji wote wa vifaa vya kompyuta walipitisha kanuni hizi, wakitoa mfululizo wa vifaa vinavyoendana. kompyuta.

Uundaji wa shida

Wakati wa mradi huu wa kozi, ni muhimu kuzingatia aina zilizopo za usanifu wa processor na kubainisha faida na hasara zao. Unapaswa kuzingatia kwa undani usanifu wowote (katika kesi hii, ni usanifu wa PA-RISC wa Hewlett Packard), na pia kuzingatia maeneo ya matumizi ya wasindikaji na usanifu uliochaguliwa (tabia za seva za Hewlett Packard kulingana na wasindikaji wa PA-RISC) . Inahitajika pia kuunda programu ya dereva kwa kusambaza habari kati ya vituo vya kazi kwenye mtandao wa ndani.

Hitimisho

Mradi huu wa kozi huchunguza usanifu kuu wa kichakataji. Usanifu wa PA-RISC wa Hewlett Packard unachunguzwa kwa undani, faida na hasara za usanifu huu zinachambuliwa. Maeneo ya matumizi ya wasindikaji wenye usanifu wa PA-RISC pia yanazingatiwa (tabia za seva za Hewlett Packard kulingana na wasindikaji wa PA-RISC). Kiambatisho kina programu ambayo inahakikisha uhamisho wa habari kati ya vituo vya kazi kwenye mtandao wa ndani.

Safu ya usanifu wa maagizo inajumuisha seti ya maagizo ya mashine ambayo yanatekelezwa na programu dhibiti ya mkalimani au maunzi.

Miundo miwili kuu ya usanifu wa seti inayotumiwa na tasnia ya kompyuta leo ni usanifu wa CISC na RISC.

- Kompyuta kamili ya Seti ya Maagizo (usanifu wa CISC, kompyuta inayotegemea microprocessor na seti kamili ya maagizo)

- Kompyuta iliyopunguzwa ya Seti ya Maagizo (usanifu wa RISC, kompyuta iliyo na seti iliyopunguzwa ya maagizo)

Mwanzilishi, mfano

Shirika la mifano ya kwanza ya wasindikaji - i8086/8088 - ililenga, haswa, kupunguza idadi ya programu, ambayo ilikuwa muhimu kwa mifumo ya wakati huo, ambayo ilikuwa na sifa ndogo. RAM. Kupanua aina mbalimbali za shughuli zinazotekelezwa na mfumo wa amri ilifanya iwezekanavyo kupunguza ukubwa wa programu, pamoja na ugumu wa kuandika na kurekebisha. Hata hivyo, ongezeko la idadi ya amri iliongeza utata wa kuendeleza utekelezaji wao wa topolojia na microprogram. Mwisho ulijidhihirisha katika upanuzi wa wakati wa ukuzaji wa wasindikaji wa CISC, na vile vile katika udhihirisho. makosa mbalimbali katika kazi zao.

Mapungufu haya yalilazimu uundaji wa usanifu mbadala - RISC, unaolenga hasa kupunguza ukiukwaji wa mtiririko wa amri kwa kupunguza idadi yao jumla.

Kiongozi leo

Vichakataji vya Intel, kuanzia na 486, vina msingi wa RISC ambao hutekeleza maagizo rahisi zaidi (na kawaida zaidi) katika mzunguko wa njia moja ya data, na teknolojia ya kawaida CISC inatafsiri amri ngumu zaidi. Kama matokeo, amri za kawaida hutekelezwa haraka, wakati amri ngumu zaidi na adimu hutekelezwa polepole. Ingawa mbinu hii ya "mseto" sio haraka kama RISC, usanifu una faida kadhaa kwa sababu inaruhusu programu ya urithi kutumika bila marekebisho.

Mfano wa kwanza Kichakataji cha Intel, ambayo ilikuja karibu na usanifu RISC– PentiumPRO (Precision RISC Organization - Full-fledged RISC usanifu).

Utekelezaji

Kuondoa safu ya tafsiri huhakikisha kasi ya juu ya utekelezaji kwa amri nyingi. Katika kompyuta za CISC, maagizo magumu zaidi yanaweza kugawanywa katika sehemu kadhaa, ambazo hutekelezwa kama mlolongo wa maagizo madogo. Operesheni hii ya ziada inapunguza kasi ya mashine, lakini inaweza kuwa na manufaa kwa amri zisizo za kawaida.

Idadi ya rejista

Ukuzaji wa usanifu wa RISC uliamuliwa kwa kiasi kikubwa na maendeleo katika uundaji wa uboreshaji wa watunzi. Ni teknolojia ya kisasa ya ujumuishaji ambayo inafanya uwezekano wa kuchukua faida ya idadi kubwa ya rejista, shirika la bomba, na kasi kubwa zaidi ya utekelezaji wa maagizo.

Idadi kubwa ya rejista inaruhusu data zaidi kuhifadhiwa kwenye rejista kwenye chip ya processor kwa muda mrefu na inafanya iwe rahisi kwa mkusanyaji kugawa rejista kwa vigezo.

Umbizo la Amri

Amri zinapaswa kuwa rahisi kusimbua. Kikomo cha idadi ya amri zinazoitwa kwa sekunde inategemea mchakato wa kusimbua amri za mtu binafsi. Amri huamuliwa ili kuamua ni rasilimali gani wanazohitaji na ni hatua gani zinahitajika kufanywa. Njia zozote zinazosaidia kurahisisha mchakato huu zinafaa. Kwa mfano, hutumiwa timu za kawaida na urefu uliowekwa na idadi ndogo ya mashamba. kidogo miundo tofauti timu, bora zaidi.

Akihutubia

Njia rahisi za kushughulikia zinaweza kurahisisha sana usimbaji wa amri. Shirika la muundo wa rejista ni faida kuu na tatizo kuu la RISC. Karibu utekelezaji wowote wa usanifu wa RISC hutumia shughuli za usindikaji mara tatu, ambayo matokeo na uendeshaji mbili zina anwani ya kujitegemea - R1: = R2, R3. Hii hukuruhusu kuchagua shughuli kutoka kwa zinazoweza kushughulikiwa bila matumizi makubwa ya muda. rejista za uendeshaji na uandike matokeo ya operesheni kwenye rejista. Kwa kuongezea, utendakazi mara tatu humpa mkusanyaji kubadilika zaidi kuliko shughuli za kawaida za kumbukumbu mbili za usanifu wa CISC. Ikiunganishwa na hesabu ya kasi ya juu, shughuli za RISC za kujisajili ili kusajili huwa njia yenye nguvu sana ya kuboresha utendakazi wa kichakataji.

· Utangulizi

RISC (Kompyuta iliyopunguzwa ya Maagizo) - kompyuta yenye seti iliyopunguzwa ya maagizo. RISC ina sifa ya sifa zifuatazo:

· Urefu usiobadilika wa maagizo ya mashine (km biti 32) na umbizo rahisi la maelekezo.

· Amri maalum za utendakazi wa kumbukumbu - kusoma au kuandika. Hakuna shughuli za kusoma-rekebisha-andika. Shughuli zozote za "mabadiliko" zinafanywa tu kwenye yaliyomo kwenye rejista (usanifu wa mzigo na duka).

· Idadi kubwa ya rejista za madhumuni ya jumla (32 au zaidi).

· Ukosefu wa usaidizi wa shughuli za "mabadiliko" kwenye aina zilizofupishwa za data - byte, neno-16-bit. Kwa mfano, seti ya maagizo ya DEC Alpha ilikuwa na utendakazi kwenye maneno ya 64-bit pekee, na ilihitaji usanidi na upigaji simu uliofuata wa taratibu za kufanya shughuli kwenye baiti, maneno 16-bit na 32-bit.

· Ukosefu wa programu ndogo ndani ya kichakataji chenyewe. Kinachotekelezwa na programu ndogo kwenye kichakataji cha CISC hutekelezwa katika kichakataji cha RISC kama kawaida (ingawa kuwekwa kwenye hifadhi maalum) msimbo wa mashine, ambao kimsingi sio tofauti na nambari ya OS kernel na matumizi.

Suluhisho za kawaida za RISC:

· Utekelezaji wa kubahatisha. Wakati wa kukutana na maagizo ya tawi yenye masharti, processor hutekeleza (au angalau kusoma kwenye cache ya maagizo) matawi yote mawili mara moja hadi hesabu ya kujieleza kwa udhibiti wa tawi kukamilika. Inakuruhusu kuondoa muda wa bomba wakati wa mabadiliko ya masharti.

· Kubadilisha Majina ya Majina. Kila rejista ya kichakataji ni rejista kadhaa sambamba ambazo huhifadhi matoleo mengi ya thamani. Inatumika kutekeleza utekelezaji wa kubahatisha.

Kichakataji cha RISC kina kuongezeka kwa utendaji kwa kurahisisha maagizo ili usimbuaji uwe rahisi na wakati wa utekelezaji ni mfupi. Wasindikaji wa kwanza wa RISC hawakuwa na maagizo ya kuzidisha na kugawanya. Hii pia hurahisisha kuongeza kasi ya saa na kufanya ujanibishaji wa juu zaidi (maelekezo yanayolingana kwenye vitengo vingi vya utekelezaji) kuwa bora zaidi.

Katika usanifu wa kwanza wa RISC, maagizo mengi yalikuwa na urefu sawa ili kurahisisha usimbaji. muundo sawa, shughuli za hesabu Wanafanya kazi tu na rejista, na kazi na kumbukumbu hutokea kwa njia ya maagizo tofauti ya mzigo na kuhifadhi. Sifa hizi zilifanya iwezekane kusawazisha vyema hatua za bomba, na kufanya mabomba ya RISC kuwa na ufanisi zaidi na kuruhusu kasi ya juu ya saa.

Kuzingatia maagizo rahisi husababisha usanifu wa RISC, lengo ambalo ni kufanya maagizo rahisi sana kwamba yanapigwa kwa urahisi na kutumia si zaidi ya mzunguko wa saa moja kwa kila hatua ya bomba kwa masafa ya juu.

Baadaye ilibainisha kuwa tabia muhimu zaidi ya RISC ni mgawanyo wa maelekezo ya usindikaji wa data na upatikanaji wa kumbukumbu - kumbukumbu hupatikana tu kwa njia ya maagizo ya mzigo na kuhifadhi, na maagizo mengine yote yanapunguzwa kwa rejista za ndani. Hili limerahisisha usanifu wa kichakataji kwa kuruhusu maagizo yawe na urefu usiobadilika, kurahisisha mabomba, na kutenga mantiki inayohusika na ucheleweshaji wa ufikiaji wa kumbukumbu katika maagizo mawili pekee. Matokeo yake, usanifu wa RISC pia huitwa usanifu wa mzigo / duka.

"Seti ya maagizo iliyopunguzwa" haieleweki vibaya kumaanisha kupunguza idadi ya maagizo katika seti ya maagizo. Kwa kweli, wasindikaji wengi wa RISC wana maagizo zaidi kuliko wasindikaji wa CISC. Kwa kweli, kiasi (na wakati) wa kazi kwa kila maagizo ya mtu binafsi hupunguzwa - angalau mzunguko mmoja wa ufikiaji wa kumbukumbu. Maagizo changamano kwenye vichakataji vya CISC yanaweza kuhitaji mamia ya mizunguko ya ufikiaji wa kumbukumbu ili kukamilisha.

Mfumo wa kwanza ambao unaweza kuitwa mfumo wa RISC ni kompyuta kubwa ya CDC 6600, ambayo iliundwa mwaka wa 1964 na Seymour Creme. Baadaye ilitaniwa kwamba neno RISC kwa kweli lilisimama kwa "Ilibuniwa na Seymour Cray."

Jaribio la kwanza la kuunda processor ya RISC kwenye chip ilifanywa huko IBM mwaka wa 1975. Kazi hii ilisababisha kuundwa kwa familia ya IBM 801 ya wasindikaji, ambayo ilitolewa kwa fomu ya chip chini ya jina ROMP mwaka wa 1981. ROMP inasimama kwa Utafiti OPD. (Kitengo cha Bidhaa cha Ofisi) Kichakataji Kidogo, kisha kuna "Mbunge wa Utafiti". Miradi kadhaa ya utafiti ilifuata, mmoja wao ulisababisha mfumo wa POWER.

Baada ya wasindikaji wa x86 kubadilishwa kuwa usanifu wa hali ya juu wa RISC, tunaweza kusema kwamba idadi kubwa ya wasindikaji waliopo leo ni msingi wa usanifu wa RISC.

Usanifu wa RISC ni kompyuta iliyo na seti iliyopunguzwa ya maagizo. Ni aina ya usanifu wa microprocessor ambayo hutumia seti ndogo, iliyoboreshwa ya maagizo, kinyume na aina za awali za usanifu na seti iliyopanuliwa ya data ya algorithmic. Neno RISC lilianzishwa na David Patterson wa mradi wa Berkeley RISC.

Ufafanuzi

Kompyuta seti ya maagizo ni kifaa ambacho usanifu wa seti ya maagizo (ISA) ina seti ya sifa zinazoiruhusu kuwa na mizunguko ya chini kwa kila maagizo (CPI) kuliko kompyuta ya seti ya maagizo changamano (CISC). Dhana ya jumla ya RISC ni dhana ya kompyuta ambayo ina seti ndogo ya algorithms rahisi na ya jumla, lakini sio seti iliyopanuliwa ya mlolongo tata na maalum. Kipengele kingine cha kawaida cha RISC ni usanifu wa mzigo / duka, ambapo kumbukumbu hupatikana tu kwa maagizo maalum.

Historia na maendeleo

Miradi ya kwanza ya RISC ilitoka kwa IBM, Stanford na UC-Berkeley katika miaka ya 70 na 80. Karne ya XX. IBM 801, Stanford MIPS, na Berkeley RISC I na II zilitengenezwa kwa falsafa sawa, ambayo ilijulikana kama RISC. Vipengele vingine vya muundo vilikuwa vya kawaida kwa wasindikaji wengi wa RISC:

Ingawa kompyuta kadhaa katika miaka ya 1960 na 70 zilikuwa vitangulizi vya RISC, dhana ya kisasa ilianza miaka ya 1980. Hasa, miradi miwili huko Stanford na Chuo Kikuu cha California inaongeza hii wazo la dhana. MIPS ya Stanford ingekuwa mfano wa mafanikio kibiashara, wakati Chuo Kikuu cha Berkeley kilitoa jina lake kwa dhana nzima, iliyouzwa kama SPARC. Mafanikio mengine ya enzi hii yalikuwa juhudi za IBM, ambayo hatimaye ilisababisha Usanifu wa Nguvu. Mitindo hii ilipokua mwishoni mwa miaka ya 1980, na haswa katika miaka ya mapema ya 1990, miradi mingi kama hiyo ilistawi, ikiwakilisha nguvu kubwa katika soko la kituo cha kazi cha Unix, na vile vile wasindikaji waliopachikwa katika vichapishaji vya laser, ruta na bidhaa zinazofanana.

Faida na hasara za usanifu wa RISC

Njia rahisi zaidi ya kuchunguza nguvu na udhaifu wa usanifu wa RISC ni kulinganisha na mtangulizi wake, usanifu wa CISC. Lengo kuu la usanifu wa CISC ni kukamilisha kazi katika mistari michache ya kusanyiko. Hii inafanikiwa kwa kuunda vifaa vya usindikaji ambavyo vinaweza kuelewa na kufanya shughuli nyingi. Kwa hii; kwa hili kazi maalum Kichakataji cha CISC kinakuja na maagizo maalum (MULT). Inapotekelezwa, maagizo haya hupakia maadili mawili kwenye rejista tofauti, kuzidisha operesheni kwenye moduli ya utekelezaji, na kisha kuhifadhi bidhaa kwenye rejista inayofaa. Kwa hivyo, kazi nzima ya kuzidisha nambari mbili inaweza kukamilika kwa maagizo moja: MULT 2: 3, 5: 2. Usanifu wa CISC na RISC ni mtangulizi na mrithi wa ufumbuzi wa usanifu.

MULT ni kile kinachojulikana kama "maagizo changamano". Amri hufanya kazi moja kwa moja kwenye mabenki ya kumbukumbu ya kompyuta na hauhitaji programu kupiga simu kwa uwazi mzigo wowote au kuokoa kazi. Inafanana sana na amri katika lugha ya kiwango cha juu. Kwa mfano, ikiwa tunadhania hivyo a inawakilisha thamani 2:3, na b inawakilisha thamani 5:2, basi amri hii ni sawa na usemi C a = a * b.

Moja ya faida kuu za mfumo huu ni kwamba mkusanyaji anapaswa kufanya kazi ndogo ili kutafsiri uundaji wa lugha ya kiwango cha juu katika mkusanyiko. Kwa sababu urefu wa msimbo ni mfupi, RAM kidogo sana inahitajika ili kuhifadhi maagizo. Wakati wa kulinganisha usanifu wa processor wa CISC na RISC, msisitizo ni kutekeleza maagizo magumu moja kwa moja kwenye vifaa.

Mbinu ya RISC

Wachakataji wa RISC hutumia maagizo ya kimsingi tu ambayo hutekelezwa katika mzunguko wa saa moja. Kwa hivyo, maagizo ya MULT yaliyoelezwa hapo juu yanaweza kugawanywa katika maagizo matatu tofauti: LOAD, ambayo huhamisha data kutoka kwa benki ya kumbukumbu hadi kwenye rejista ya PROD, ambayo hupata bidhaa za uendeshaji mbili ziko ndani ya rejista, na STORE, ambayo huhamisha data kutoka kwa rejista. kwa benki za kumbukumbu. Ili kutekeleza safu kamili ya hatua zilizoelezewa katika mbinu ya CISC, mpangaji programu atahitaji kuweka mistari minne ya kusanyiko:

MZIGO A, 2:3.
MZIGO B, 5:2 .
PROD A, B.
HUKA 2:3, A.

Hapo awali, inaweza kuonekana kuwa ndogo sana njia ya ufanisi operesheni inakamilika kwa sababu kuna mistari zaidi ya msimbo na RAM zaidi inahitajika ili kuhifadhi maagizo ya kiwango cha mkusanyiko. Mkusanyaji pia anapaswa kufanya kazi zaidi ili kubadilisha uundaji wa lugha ya kiwango cha juu kuwa msimbo wa fomu hii.

Ulinganisho wa CISC na RISC

Ifuatayo ni kulinganisha kwa usanifu wa CISC na RISC:

• Kuzingatia vifaa.
• Inajumuisha saa za maagizo changamano.
• Saizi ndogo za nambari, mizunguko ya juu kwa sekunde.
• Transistors kutumika kuhifadhi maelekezo magumu.

• Mkazo juu ya programu.
• Maagizo yaliyofupishwa ambayo hayahitaji muda mwingi.
• Mizunguko ya chini kwa sekunde, saizi kubwa za nambari.
• Hutumia transistors zaidi kwenye rejista za kumbukumbu.

Mkakati wa RISC huleta manufaa muhimu sana. Kwa kuwa kila maagizo yanahitaji mzunguko wa saa moja tu kutekeleza, programu nzima itatekeleza kwa takriban muda sawa na maagizo ya MULT yenye silinda nyingi. "Maagizo mafupi" haya ya RISC yanahitaji nafasi ndogo ya vifaa vya transistor kuliko maagizo magumu, na kuacha nafasi zaidi kwa rejista za kawaida. Kwa kuwa maagizo yote yanatekelezwa kwa wakati mmoja (kwa mfano, mzunguko wa saa moja), kupiga bomba kunawezekana.

Tabia za mchakato

Kutenganisha maagizo ya LOAD na STORE kwa kweli hupunguza kiasi cha kazi ambayo kompyuta inapaswa kufanya. Baada ya kutekeleza maagizo ya MULT ya mtindo wa CISC, kichakataji kitafuta rejista kiotomatiki. Ikiwa moja ya operesheni inahitaji kutumika kwa hesabu nyingine, processor lazima ipakie tena data kutoka kwa benki ya kumbukumbu hadi kwenye rejista. Katika RISC, operesheni itabaki kwenye rejista hadi thamani nyingine itakapowekwa ndani yake.

Mbinu ya CISC inajaribu kupunguza idadi ya maagizo kwa kila programu kwa kutoa dhabihu idadi ya mizunguko kwa kila maagizo. RISC, kwa upande mwingine, inapunguza idadi ya mizunguko kwa kutoa maagizo kwa kila programu.

Ugumu wa utekelezaji wa kibiashara

Licha ya manufaa ya usindikaji wa msingi wa RISC, ilikuwa miongo kadhaa kabla ya chips RISK kupatikana kibiashara. Hii ilitokana sana na ukosefu wa usaidizi wa programu.

Ingawa laini ya Apple ya Power Macintosh, ambayo ilitumia chips za msingi za RISC na Windows NT, inaendana na RISC, Windows 3.1 na Windows 95 ziliundwa kwa kuzingatia vichakataji vya CISC. Kampuni nyingi hazikuwa tayari kuchukua hatari na teknolojia inayoibuka ya RISC. Bila maslahi ya kibiashara, wabunifu wa vichakataji hawakuweza kuzalisha chip za RISC kwa wingi wa kutosha ili kufanya bei zao shindani.

Kikwazo kingine kikubwa kilikuwa uwepo wa Intel. Hata chips zao za CISC zilipozidi kuwa nyingi na vigumu kubuni, Intel ilikuwa na rasilimali za kuendeleza vichakataji vyenye nguvu. Ingawa chipsi za RISC zinaweza kushinda juhudi za Intel katika maeneo fulani, tofauti hazikuwa kubwa vya kutosha kuwashawishi wanunuzi kubadili teknolojia.

Faida ya Jumla ya RISC

Leo, Intel x86 ndio chip pekee ambacho huhifadhi usanifu wa CISC. Hii ni hasa kutokana na maendeleo katika maeneo mengine vifaa vya kompyuta. Bei ya RAM imeshuka sana. Mnamo 1977, MB 1 ya DRAM iligharimu takriban $5,000. Kufikia 1994, kiasi sawa cha kumbukumbu kinagharimu $ 6 tu (iliyorekebishwa kwa mfumuko wa bei). Teknolojia ya mkusanyaji pia ikawa ya kisasa zaidi, kwa hivyo matumizi ya RAM ya RISC na msisitizo kwenye programu ikawa bora.

Maelekezo Seti Falsafa

Kutoelewana kwa ufafanuzi wa RISK ni wazo kwamba taratibu zinaondolewa, na kusababisha seti iliyopunguzwa ya algorithms. Ratiba za RISC zimekua kwa ukubwa kwa miaka mingi, na nyingi sasa zina seti pana zaidi kuliko CPU CISC.

Neno "seti iliyopunguzwa ya utaratibu" inarejelea ukweli kwamba kiasi cha kazi inayofanywa na kila maagizo imepunguzwa (sio zaidi ya mzunguko mmoja wa kumbukumbu) ikilinganishwa na taratibu changamano za CISC ambazo zinahitaji kadhaa ya mizunguko kutekeleza maagizo moja. Usanifu wa RISC kawaida huwa na algorithms tofauti za usindikaji wa pembejeo / pato na usindikaji wa data.

Muundo wa maagizo

Usanifu mwingi wa RISC una maagizo ya urefu usiobadilika (kawaida biti 32) na usimbaji rahisi, hurahisisha kuleta mantiki, kusimbua na kutoa. Moja ya hasara za maelekezo ya 32-bit ni kupunguza wiani wa kanuni, ambayo haifai kwa kompyuta iliyoingia kwenye vituo vya kazi na seva. Usanifu wa RISC uliundwa awali kwa huduma. Ili kushughulikia suala hili, miundo kadhaa kama vile ARM, Power ISA, MIPS, RISC-V, na Adipteva Epiphany ina umbizo la maagizo lililofupishwa kwa hiari au kipengele cha mgandamizo wa maagizo. SH5 pia inafuata muundo huu, ingawa imebadilika katika mwelekeo tofauti, na kuongeza muda mrefu zaidi maelekezo ya multimedia kwa usimbaji asili wa 16-bit.

Matumizi ya vifaa

Kwa kiwango chochote cha utendakazi wa jumla, chipu ya RISC kwa kawaida huwa na transistors chache zaidi zinazotolewa kwa mantiki ya msingi ambayo awali iliruhusu wabunifu kuongeza ukubwa wa rejista na ulinganifu wa ndani.

Vipengele vingine vinavyopatikana katika usanifu wa RISC:

• Utendaji wa wastani wa kichakataji unakaribia agizo moja kwa kila mzunguko.
• Muundo wa maelekezo sare - hutumia neno moja na opcode katika nafasi sawa kwa urahisi wa kusimbua.
• Rejesta zote za madhumuni ya jumla zinaweza kutumika kama chanzo/lengwa katika maagizo yote, kurahisisha muundo wa mkusanyaji (rejista za sehemu zinazoelea mara nyingi huwekwa tofauti).
• Njia rahisi zilizo na anwani ngumu, zinazotekelezwa na mlolongo wa amri.
• Aina nyingi za data katika maunzi (kwa mfano kamba ya baiti au BCD).

Miundo ya RISC pia inatanguliza modeli ya kumbukumbu ya Harvard, ambapo maagizo na data hutenganishwa kimawazo. Hii inamaanisha kuwa kubadilisha kumbukumbu ambayo msimbo umehifadhiwa kunaweza kuathiri maagizo yaliyotekelezwa na processor (kwani CPU ina maagizo tofauti na kashe ya data) hadi maagizo maalum ya maingiliano yatolewe. Kwa upande mwingine, inaruhusu cache kupatikana wakati huo huo, ambayo mara nyingi inaboresha utendaji.

Vipengele vya usanifu wa RISC

Katika siku za mwanzo za sekta ya kompyuta, programu ilifanyika katika kanuni ya mashine, ambayo ilihimiza matumizi ya maelekezo yenye nguvu na rahisi kutumia. Kwa hivyo wabunifu wa CPU walijaribu kubuni algorithms ambayo inaweza kufanya kazi nyingi iwezekanavyo. Pamoja na ujio wa lugha za kiwango cha juu, wasanifu walianza kuunda maelekezo maalum kwa utekelezaji wa moja kwa moja wa taratibu fulani za kati. Lengo la pili la jumla lilikuwa kutoa njia zote zinazowezekana za kushughulikia kwa kila algoriti, inayojulikana kama orthogonality, ili kurahisisha utekelezaji wa mkusanyaji.

Mtazamo wa wakati huo ulikuwa muundo huo vifaa ilikuwa imekomaa zaidi kuliko muundo wa mkusanyaji, kwa hivyo yenyewe pia ni sababu ya kutekeleza sehemu za utendakazi katika maunzi au msimbo mdogo, na sio tu kwenye mkusanyaji aliye na kumbukumbu (au katika nambari yake iliyotolewa). Baada ya ujio wa RISC, mbinu hii ilijulikana kama computing tata ya maagizo, au CISC.

Wachakataji pia walikuwa na rejista chache kwa sababu kadhaa:

Matumizi ya vitendo

Usanifu wa vichakataji vya RISC sasa unatumika kwenye majukwaa mbalimbali, kuanzia simu mahiri na kompyuta kibao hadi baadhi ya kompyuta kuu zenye nguvu zaidi duniani, kama vile Kompyuta ya Juu 500 K ya 2011.

Mwanzoni mwa karne ya 21, wengi wa chini na mifumo ya simu kulingana na usanifu wa RISC. Mifano:

• inatawala soko la mifumo ya chini ya nguvu na ya gharama nafuu iliyopachikwa (200-1800 MHz mwaka 2014). Inatumika katika idadi ya mifumo mingi ya Android, Apple iPhone na iPad, Microsoft Windows Simu ( Windows ya zamani Simu), vifaa vya RIM (mada.risc.usanifu), Nintendo Game Boy Advance, DS/3DS na Switch.
• Laini ya MIPS (wakati mmoja ilitumika katika kompyuta nyingi za SGI) na sasa iko kwenye PlayStation, PlayStation 2, Nintendo 64 (ipb.risc.architecture), vifaa vya michezo vinavyobebeka vya PlayStation, na lango la makazi kama vile Linksys WRT54G.
• Hitachi SuperH, inayotumika katika Sega Super 32X, Saturn na Dreamcast (viewtopic.php.risc.architecture), sasa inatengenezwa na kuuzwa na Renesas kama SH4.
• Atmel AVR inatumika katika aina mbalimbali za bidhaa, kutoka kwa vidhibiti vya mkono vya Xbox hadi magari ya BMW.
• RISC-V (vbulletin.risc.architecture), chanzo huria cha tano cha Berkeley RISC ISA, chenye nafasi ya anwani ya biti 32, msingi mdogo wa kuweka maagizo, ISA ya majaribio "iliyobanwa" kwa wiani wa msimbo, na iliyoundwa kwa ajili ya kiwango na upanuzi maalum.
• Vituo vya kazi, seva na kompyuta kubwa.
• MIPS (powered.by.smf.risc.architecture), Silicon Graphics (iliacha kuunda mifumo inayotegemea MIPS mnamo 2006).
• SPARC, Oracle (zamani Sun Microsystems) na Fujitsu (phorum.risc.architecture).
• Usanifu wa Nguvu wa IBM, unaotumika katika kompyuta kuu nyingi za IBM, seva za masafa ya kati na vituo vya wastaafu.
• Hewlett-Packard PA-RISC (phpbb.risc.architecture), pia inajulikana kama HP-PA (ilikomeshwa mwishoni mwa 2008).
• Alpha, inayotumika katika vituo vya kazi, seva na kompyuta kuu kutoka kwa Shirika la Vifaa vya Dijiti, Compaq na HP (ilikomeshwa mnamo 2007).
• RISC-V (powered.by.phpbb.risc.architecture), Berkeley RISC ISA ya tano, chanzo huria, chenye nafasi za anwani 64 au 128-bit na msingi mzima uliopanuliwa kwa sehemu ya kuelea, atomiki na usindikaji wa vekta, na iliyoundwa kwa ajili ya viendelezi. na maagizo ya mitandao, pembejeo-pato, usindikaji wa data. Muundo wa juu zaidi wa 64-bit wa Rocket unapatikana kwa kupakuliwa.

Kulinganisha na usanifu mwingine

Vichakataji vingine viliundwa mahsusi kwa seti ndogo sana ya maagizo, lakini miundo hii inatofautiana sana na usanifu wa jadi wa RISC, kwa hivyo walipewa data tofauti, kama vile seti ya chini ya maagizo (MISC) au usanifu ulioanzishwa na usafirishaji (TTA).

Usanifu wa RISC kijadi umekuwa na mafanikio kidogo katika soko la kompyuta za mezani na seva za bidhaa, ambapo majukwaa yenye msingi wa x86 yanabaki kuwa usanifu mkuu wa kichakataji. Walakini, hii inaweza kubadilika kwani vichakataji kulingana na usanifu wa ARM hutengenezwa kwa mifumo ya juu ya utendaji. Watengenezaji wakiwemo Cavium, AMD na Qualcomm wametoa vifaa kulingana na usanifu wa ARM. ARM pia ilishirikiana na Cray mnamo 2017 kuunda kompyuta kuu kulingana na usanifu wa ARM. Kiongozi wa tasnia ya kompyuta Microsoft alitangaza kuwa, kama sehemu ya ushirikiano na Qualcomm, inapanga kusaidia Matoleo ya PC ya Windows 10 kwenye vifaa vya msingi vya Qualcomm Snapdragon. Vifaa hivi vitaauni programu ya Win32 yenye msingi wa x86 kwa kutumia emulator ya kichakataji cha x86.

Hata hivyo, zaidi ya uwanja wa eneo-kazi, usanifu wa ARM RISC unatumika sana katika simu mahiri, kompyuta kibao, na aina nyingi za kifaa kilichopachikwa. Pia Intel Pentium Pro (P6) hutumia processor ya ndani ya RISC kwa wasindikaji wake.

Ingawa miundo ya awali ya usanifu wa vichakataji wa RISC ilitofautiana kwa kiasi kikubwa kutoka kwa miundo bunifu ya CISC, kufikia mwaka wa 2000 wasindikaji wa mwisho wa juu zaidi katika mstari wa RISC walikuwa karibu kutofautishwa na wasindikaji wa mwisho wa juu zaidi katika laini ya CISC.