RAM inayobadilika inayolandanishwa. Kumbukumbu Inayobadilika ya Ufikiaji wa Nasibu (RAM)

Katika kompyuta ndogo ya kawaida, kuongeza uwezo wa kumbukumbu sio ngumu; unahitaji tu kuamua ni megabaiti ngapi za kuongeza na ni mtoaji gani wa kuwasiliana naye. Jitihada zaidi za kiakili lazima zitumike wakati wa kuunda kifaa kinachodhibitiwa na microprocessor, ambapo ugawaji wa kumbukumbu ni kipengele cha kubuni, na ambapo vitalu vya aina tofauti za vifaa vya kuhifadhi vinatumiwa pamoja - ROM isiyo na tete kwa ajili ya kuhifadhi programu, na RAM tete kwa hifadhi ya muda. data na mwingi, na pia kama mipango ya nafasi ya kazi.

(Angalia asili)

Mchele. 11.29. DAC za njia mbili za 12-bit (kwa hisani ya Vifaa vya Analogi), chipu - 7537 yenye upana wa baiti 1 ya mzigo; b - Chip 7547 na upana wa upakiaji wa bits 12.

ROM zisizo na tete na mipango ya waya ngumu hutumiwa sana katika vifaa vya microprocessor ili kuondokana na haja ya kupakia programu kila wakati kifaa kinapowashwa. Katika sehemu hii tutaangalia aina tofauti za kumbukumbu: RAM tuli na inayobadilika (kumbukumbu ya ufikiaji bila mpangilio), RPROM (kumbukumbu ya kusoma tu inayoweza kupangwa), EPROM (kumbukumbu ya kusoma tu inayoweza kufutwa kwa umeme). Mara tu unapowaelewa kidogo, uchaguzi hautakuwa vigumu. Unaweza kurejelea mara moja Mtini. 11.35, ambapo tulileta pamoja aina za vifaa vya kuhifadhi.

RAM tuli na yenye nguvu.

Katika RAM tuli, bits huhifadhiwa katika matrices ya flip-flop, wakati katika RAM yenye nguvu, bits huhifadhiwa kwenye capacitors ya kushtakiwa. Kidogo kilichoandikwa kwa SRAM kinasalia hapo hadi kitakapoandikwa juu au usambazaji wa umeme uzimwe. Katika RAM yenye nguvu, data, ikiwa "haijafanywa upya," itatoweka chini ya sekunde. Kwa maneno mengine, DRAM inasahau data mara kwa mara, na ili kuihifadhi, lazima ichunguze mara kwa mara "safu" za matrix ya pande mbili za bits kwenye chip ya kumbukumbu. Kwa mfano, katika RAM ya kbit 256, kila safu mlalo 256 lazima ifikiwe kila 4 ms.

Unaweza kujiuliza, ni nani hata angefikiria kuchagua RAM yenye nguvu? Ukweli ni kwamba bila vichochezi, RAM yenye nguvu inachukua nafasi ndogo, na kusababisha chip yenye uwezo mkubwa kuwa nafuu. Kwa mfano, RAM tuli maarufu ya leo (uwezo wa kbit) inagharimu takriban $10, mara mbili ya bei ya sasa ya 1 Mbit RAM inayobadilika. Matokeo yake, kwa kutumia RAM yenye nguvu, utakuwa na kumbukumbu mara 4 zaidi kwa nusu ya gharama.

Sasa, labda unashangaa, ni nani anayehitaji RAM tuli (kitu kinakutupa kutoka upande hadi upande)? Faida kuu ya RAM tuli ni unyenyekevu wake. Hakuna haja ya mizunguko ya kuzaliwa upya, hakuna haja ya kuwa na wasiwasi juu ya maingiliano yao (mizunguko ya kuzaliwa upya inashindana na mizunguko ya kawaida ya ufikiaji wa kumbukumbu na kwa hivyo lazima ilandanishwe madhubuti). Katika mifumo rahisi iliyo na idadi ndogo ya chips za kumbukumbu, ni kawaida kutumia RAM tuli. Kwa kuongeza, RAM nyingi za sasa za tuli hutumia teknolojia ya CMOS, ambayo ni muhimu kwa vifaa vinavyotumia betri. Kwa njia, RAM tuli ya CMOS, ambayo hubadilika kiotomatiki kwa nguvu ya betri wakati ile kuu imezimwa (kwa kutumia aina ya chip ya usimamizi wa nguvu), ni mbadala nzuri kwa ROM kama kumbukumbu isiyo na tete. Faida nyingine ya RAM tuli ni utendaji wake wa juu (chips zilizo na wakati wa tabia ya 25 au chini zinazalishwa), pamoja na mpangilio rahisi katika sehemu za bits 8. Wacha tuangalie aina zote mbili za RAM kwa undani zaidi.

RAM tuli. Tayari tumekumbana na RAM tuli katika muundo wetu wa microprocessor, ambapo uwezo mmoja wa RAM ulitumika kuchukua data, rafu na eneo la kazi (mpango ulirekodiwa katika RPOM). Kupanga ubadilishanaji wa data na RAM tuli ni rahisi kama pears za kuganda: katika mzunguko wa kusoma unaweka anwani, chagua chip (CS) na towe wezesha ishara (OE); data iliyoombwa inaonekana kwenye mistari ya data inayoweza kutatuliwa baada ya kiwango cha juu (muda wa kufikia anwani). Katika mzunguko wa uandishi, unasanidi anwani, data, na ishara za CS, na kisha (baada ya saa ya kuongoza ya anwani) uandishi unawezesha (WE) mapigo; data halali hunakiliwa mwishoni mwa mapigo ya WE. Vikomo vya muda vya sasa vya RAM 120 isiyo tuli vinaonyeshwa kwenye Mtini. 11.30, ambayo ni wazi kwamba "utendaji" wa kumbukumbu ni wakati wa kuweka anwani ya kuaminika kwa data ya kuaminika (wakati wa kusoma) au mpaka kukamilika kwa mzunguko wa kuandika (wakati wa kuandika).

Mchele. 11.30. Usawazishaji wa RAM wa ns 120 tuli. a - mzunguko wa kusoma, b - mzunguko wa kuandika.

Kwa RAM tuli, muda kati ya ufikiaji wa kumbukumbu mfululizo ("muda wa mzunguko") ni sawa na muda wa kufikia; kwa RAM yenye nguvu, kama itakavyoonyeshwa hapa chini, sivyo ilivyo.

Chipu za RAM zisizobadilika zinaweza ukubwa wa kuanzia 1Kbit (au chini) hadi 1Mbit, zikiwa na upana wa biti 1, 4, au 8. Utendaji (muda wa ufikiaji) ni kati ya 150 hadi 10 au zaidi. Hivi sasa, RAM tuli ya CMOS ya gharama nafuu yenye muda wa kufikia wa 80 ns inatumiwa sana, pamoja na uwezo mdogo lakini kasi ya CMOS RAM isiyo ya static kwa kumbukumbu ya cache. Chaguzi za mizunguko midogo zinaweza kuwa na pini tofauti za pembejeo na matokeo, milango miwili ya ufikiaji, na muundo mmoja au mwingine wa nje (kwa mfano, kipochi cha safu mlalo moja).

Hii inaweza kuwa muhimu, lakini kumbuka kuwa huna haja ya kuwa na wasiwasi kwamba mistari ya data ya CPU lazima iunganishwe na pini sawa za chip ya kumbukumbu - baada ya yote, bila kujali utaratibu wa uunganisho, unaposoma, utapata kila wakati sawa. kitu ulichoandika! Usemi huu pia ni kweli kwa anwani. Walakini, usijaribu kufanya hivi na ROM.

Zoezi 11.18. Na kwa nini?

RAM Inayobadilika. Ikilinganishwa na RAM tuli, RAM yenye nguvu ni maumivu kamili katika punda. Katika Mtini. Mchoro 11.31 unaonyesha mzunguko wa kawaida. Anwani (iliyo na, kwa mfano, bits 20 kwa 1 MB RAM) imegawanywa katika vikundi viwili na kuongezwa kwa nusu ya idadi ya pini, kwanza "anwani ya safu", iliyowekwa na ishara ya Anwani Strobe), na kisha "anwani ya safu wima. ”, ishara ya lango CAS (Anwani ya safu wima - safu ya anwani ya safu). Data imeandikwa (au kusomwa kulingana na hali ya uingizaji wa mwelekeo) kufuatia mpangilio wa CAS. Kabla ya mzunguko wa kumbukumbu unaofuata kuanza, muda fulani wa "RAS hukaa" lazima upite, hivyo urefu wa mzunguko ni mrefu zaidi kuliko muda wa kufikia; kwa mfano, DRAM inaweza kuwa na muda wa kufikia wa ns 100 na muda wa mzunguko wa 200 ns. Mzunguko wa kuzaliwa upya unaonekana sawa, lakini bila ishara ya CAS. Kwa kweli, ufikiaji wa kumbukumbu wa kawaida ni mzuri katika kuunda upya kumbukumbu, mradi tu unaweza kuhakikisha kuwa anwani zote za safu mlalo zinapatikana!

RAM Inayobadilika, kama RAM tuli, inapatikana katika upana wa data wa biti 1, 4 na 8, uwezo kutoka Kbit 64 hadi 4 Mbit, na kasi ya kuanzia takriban ns 70 hadi 150. Maarufu zaidi ni chipsi kubwa-bit, ambayo inaeleweka: ikiwa unahitaji matrix kubwa ya kumbukumbu, sema 4 MB kwa saizi na upana wa biti 16, na kuwa na RAM ya Mbit 1 na shirika, inaeleweka kutumia -bit chips kwa sababu (a. ) kila laini ya data itaunganishwa kwa chip mbili pekee (badala ya 16), ambayo itapunguza kwa kiasi kikubwa upakiaji wa uwezo, na (b) chips hizi huchukua nafasi kidogo kwa sababu pini chache za data ni zaidi ya kufidia pini za anwani za ziada.

Mchele. 11.31. Soma na uandike mizunguko ya RAM inayobadilika (Motorola, 120 ns).

Kwa kuongeza, -bit chips kwa ujumla ni nafuu. Mazingatio yaliyo hapo juu ni halali ikiwa unaunda kumbukumbu kubwa, na hayatumiki, kwa mfano, kwa microprocessor yetu rahisi yenye kumbukumbu. Kumbuka, hata hivyo, kwamba teknolojia iliyoboreshwa ya upakiaji wa chip yenye msongamano wa juu hupunguza umuhimu wa kupunguza idadi ya pini.

Kuna idadi ya njia za kuzalisha mlolongo wa anwani nyingi na RAS, C AS na ishara zinazohitajika ili kudhibiti RAM inayobadilika. Kwa kuwa RAM hii daima inaunganishwa na uti wa mgongo wa microprocessor, unaanza kufanya kazi nayo kwa kugundua ishara (au sawa) inayoonyesha kuwa anwani sahihi kutoka kwa nafasi ya DRAM imewekwa (kama inavyoonyeshwa na mistari ya juu ya anwani). Mbinu ya kitamaduni ni kutumia vipengee tofauti vilivyounganishwa kwa wastani kwa kuzidisha anwani (vizidishi vya ingizo vya idhaa nyingi) na kuzalisha RAS, CAS, na mawimbi ya kudhibiti vizidishi.

Mlolongo unaohitajika huundwa kwa kutumia rejista ya kuhama iliyofungwa kwa mzunguko wa saa ya microprocessor au, bora zaidi, kwa kutumia mstari wa kuchelewa uliogongwa. Ili kupanga mizunguko ya uundaji upya wa mara kwa mara (RAS pekee), utahitaji saketi kadhaa zaidi za mantiki na kihesabu kinachohesabu anwani za safu mlalo zinazofuatana. Yote hii itachukua kama majengo 10.

Njia ya kuvutia, mbadala ya "discrete" nyaya za udhibiti wa nguvu za RAM, ni matumizi ya PLM, na microcircuti moja au mbili ni ya kutosha kuzalisha ishara zote muhimu. Ni rahisi hata kuchukua chip maalum cha "msaada wa RAM yenye nguvu", kwa mfano. Aina hii ya microcircuit inachukua huduma sio tu ya kuzidisha anwani na uundaji wa ishara za RAS/CAS, lakini pia usuluhishi wa kuzaliwa upya pamoja na uundaji wa anwani za safu; kwa kweli, hata ni pamoja na madereva wenye nguvu na vipinga vya snubber ambavyo vinahitajika kuendesha safu kubwa za kumbukumbu za kumbukumbu, kama itaelezewa hapa chini. Vidhibiti vile vya nguvu vya RAM kawaida hufuatana na chips za ziada za maingiliano, pamoja na kugundua na kurekebisha makosa; Matokeo yake, chipset ndogo hutatua kabisa tatizo la kuingiza DRAM katika muundo wako.

Walakini, karibu kabisa! Shida kuu ya RAM zinazobadilika huanza unapojaribu kujikomboa kutokana na kuingiliwa kwenye lango na mistari ya shina ya anwani. Kiini cha shida ni kwamba vifurushi kadhaa vya mzunguko wa MOS huishia kutawanyika kwenye eneo kubwa la ubao wa mama, na mabasi ya kudhibiti na kushughulikia yanafaa kwa vifurushi vyote. Ili kuunganisha microcircuits kadhaa kwao, hatua za pato za Schottky zenye nguvu zinahitajika; hata hivyo, urefu wa mstari mrefu na uwezo wa pembejeo uliosambazwa, pamoja na kando ya mwinuko wa hatua za pato, husababisha kuonekana kwa "mlio" wa juu wa amplitude. Mara nyingi unaweza kuona mawimbi hasi ya hadi -2 V kwenye mistari ya anwani ya RAM! Suluhisho la kawaida (sio mara zote linafanikiwa kabisa) ni pamoja na vipingamizi vya unyevu vya mfululizo na upinzani wa takriban 33 Ohms kwa pato la kila dereva. Shida nyingine ni mikondo mikubwa ya muda mfupi, ambayo mara nyingi hufikia maadili kwa kila mstari. Hebu fikiria chip kidogo cha kiendeshi ambacho matokeo mengi hubadilika kwa nasibu katika mwelekeo mmoja, kwa mfano, kutoka juu hadi chini. Hii husababisha mkondo wa muda mfupi wa takriban 1 A, ambao huongeza kwa muda uwezo wa terminal ya upande wowote, na pamoja na matokeo yote ambayo yanapaswa kuwa ya chini. Shida iliyobainika sio asili ya kitaaluma - tuliwahi kuona mapungufu katika utendakazi wa kumbukumbu haswa kwa sababu ya mikondo ya muda mfupi kwenye terminal ya sifuri, iliyoundwa kwa sababu ya mikondo ya madereva. Wakati huo huo, kuingiliwa kupita kwa -dereva ya microcircuit sawa iligeuka kuwa ya kutosha kukamilisha mzunguko wa kumbukumbu!

Chanzo cha ziada cha kuingiliwa kwa RAM yenye nguvu ni mikondo mikubwa ya muda mfupi inayozalishwa na microcircuits kwa ujumla, na watengenezaji waaminifu zaidi hata hujumuisha habari kuhusu jambo hili katika nyenzo zao za kiufundi (Mchoro 11.32). Dawa ya kawaida ni kufunga capacitors ya shunt iliyounganishwa na mstari wa neutral na inductance ya chini; Inachukuliwa kuwa ni busara kupitisha kila microcircuit na capacitor ya kauri yenye uwezo wa .

Tumegundua kuwa viendeshi vya mantiki vilivyo na vipinga vya nje vinafanya kazi vizuri na DRAM, kama vile madereva waliojitolea kama vile , ambayo ni pamoja na vipinga muhimu vya snubber. Kidhibiti cha nguvu cha RAM kilichotajwa hapo juu, kulingana na watengenezaji, kinaweza kuhudumia hadi chips 88 za kumbukumbu bila vifaa vya nje, huku ikitoa uzalishaji hasi wa si zaidi ya -0.5 V.

Mchele. 11.32. Mikondo ya muda mfupi ya RAM inayobadilika.

Hata muhimu zaidi kuliko uchaguzi wa dereva maalum ni matumizi ya mistari ya chini ya inductance ya neutral na shunting mara kwa mara. Bodi za pande mbili zilizo na mistari nyembamba ya ardhi bila shaka itasababisha shida; Mbao za mkate zilizo na uzio wa waya kawaida sio bora zaidi.

Ni muhimu kuelewa kwamba kushindwa kwa kumbukumbu kutokana na kuingiliwa kunaweza kutegemea sana usambazaji kidogo wa data iliyohamishwa na haionekani kila wakati katika majaribio rahisi ya kumbukumbu ya kusoma / kuandika. Njia bora ya kuhakikisha utendakazi wa kumbukumbu unaotegemewa ni muundo wa kihafidhina na upimaji wa kumbukumbu kamili (na uchunguzi wa mawimbi ya oscilloscope).

Vifaa vya kuhifadhi vya kusoma pekee (ROM).

ROM zinarejelea kumbukumbu ambayo haijaharibiwa wakati nguvu imezimwa (isiyo na tete), na zinahitajika karibu na mfumo wowote wa kompyuta. Kwa mfano, kompyuta ndogo lazima ziwe na angalau ROM ndogo ili kuhifadhi mlolongo wa amri za boot ambayo inajumuisha sio tu ugawaji wa stack na bandari na kukatiza mistari ya uanzishaji, lakini pia inaamuru kusoma mfumo wa uendeshaji kutoka kwa diski. Kompyuta yako ya kibinafsi inapofanya jaribio la kumbukumbu na kisha kupakia DOS, inatekeleza maagizo ya baadhi ya ROM. Kwa kuongeza, ni kawaida kwa kompyuta ndogo kuhifadhi sehemu fulani ya mfumo wa uendeshaji katika ROM (kawaida moduli zinazotegemea vifaa); Sehemu hii inaitwa "mfumo wa msingi wa I/O" (BIOS) na hutoa utaratibu wa kawaida wa mfumo wa uendeshaji kufikia bandari maalum. ROM hutumiwa sana kuhifadhi majedwali mbalimbali, kama vile jenereta ya herufi, inayoonyeshwa kwenye skrini ya kuonyesha. Katika hali mbaya, mfumo mzima wa uendeshaji, ikiwa ni pamoja na hata wakusanyaji na programu za graphics, zinaweza kupatikana kwenye ROM. Kwa mfano, katika kompyuta ndogo ya Macintosh, programu nyingi za mfumo zimehifadhiwa kwenye ROM, na karibu kila 256 KB ya RAM inapatikana kwa mtumiaji. Hata hivyo, mbinu hii ya "ROM-based" hutumiwa mara chache sana kwenye kompyuta ndogo kutokana na kutobadilika kwake; Kumbuka, hata hivyo, kwamba marekebisho ya hitilafu na uboreshaji mdogo wa programu yanaweza kufanywa kupitia viraka vinavyotokana na RAM.

Katika vifaa vilivyo na udhibiti wa microprocessor, ROM hutumiwa kwa upana zaidi. ROM huhifadhi programu nzima ya uhuru, na RAM tete hutumiwa tu kwa kuhifadhi safu na data ya muda. Hii ndio hasa ilifanyika katika wastani wetu wa ishara. ROM mara nyingi ni muhimu katika uwekaji ala wa kidijitali, kwa mfano kwa ajili ya kuunda mashine za hali kiholela, au kama hifadhi ya jedwali za kusahihisha ili kuweka mstari wa utendaji wa majibu ya mfumo wa vipimo. Hebu tuchunguze kwa ufupi aina tofauti za kumbukumbu zisizo na tete: ROM iliyopangwa mask, pamoja na EPROM inayoweza kufutwa kwa umeme.

RPOM. Kumbukumbu zinazoweza kufutwa za kusoma tu zinafanywa kwa njia ya chips kubwa zilizo na dirisha la quartz. Hii bila shaka ni aina maarufu zaidi ya kumbukumbu zisizo tete kwa kompyuta. EPROM hutumia teknolojia ya CMOS na MOS na inajumuisha safu kubwa za FET za lango la kuelea na MOSFET zinazoweza kutozwa kwa kutumia mchakato wa "banguko" la kuvunjika kwa safu ya kuhami lango wakati voltages kubwa zaidi ya 20 V inatumika. Data huhifadhiwa kwenye EPROM. kwa muda usiojulikana kwa namna ya malipo madogo (kuhusu elektroni 106) ya milango "iliyozikwa" iliyohifadhiwa, ambayo inaweza kuchukuliwa kuwa capacitors na muda wa kudumu kwa utaratibu wa karne nyingi. Ili kusoma hali ya capacitor ya mtu binafsi, inahitaji kutenda kama lango la chaneli ya MOSFET. Kwa kuwa shutter haipatikani kwa umeme, malipo yanaweza kufutwa tu kwa kuwasha microcircuit na mkondo mkali wa mionzi ya ultraviolet kwa dakika 10-30, na kusababisha malipo yaliyohifadhiwa kukimbia kutokana na uzushi wa photoconductivity. Kwa hivyo, baiti mahususi za EEPROM haziwezi kufutwa kwa kuchagua.

Katika toleo la kwanza la kitabu hiki, tulitaja chip "classic" 2716, ROM ambayo gharama ya $ 25. Sasa imekuwa ya kawaida sana kwamba huwezi kuipata popote tena! ROM za kawaida za wakati wetu zina uwezo wa hadi na bei ya dola kadhaa. Nyakati za ufikiaji kwa kawaida ni 150-300 ns, ingawa makampuni kama Cypress hutoa ROM za uwezo mdogo na kasi ya 25 ns. Ili kupanga EPROM, unahitaji tu kutumia voltage iliyoongezeka kwa hiyo (kawaida 12.5 au 21 V), huku ukiweka maadili yanayotakiwa. Algorithms asili ilihitaji kila baiti kupangwa (ambayo inatoa sekunde 100 kwa chip 2716, lakini kwa EEPROM ya ukubwa wa wastani inageuka kuwa nusu saa). Kutolewa kwa ROM kubwa kulihitaji watengenezaji kuvumbua algoriti za hali ya juu zaidi ambamo kila baiti imepangwa kwa mlolongo wa mapigo ya muda , na baada ya kila kuandika jaribio hufanywa kusoma; Wakati byte inasomwa kwa usahihi, uandishi wa mwisho unafanywa ambao ni sawa kwa muda wa mara tatu ya jumla ya yote yaliyotangulia. Wengi wa baiti hupangwa kwa mpigo wa kwanza kabisa, kwa sababu hiyo, kuhusu , na dakika 2 hutumiwa kwenye ROM zote.

EPROM ni rahisi sana wakati wa kutengeneza prototypes, kwani baada ya kufuta zinaweza kutumika tena. Pia hutumiwa wakati wa kuzalisha makundi madogo ya vifaa. Matoleo ya bei nafuu ya EPROM bila dirisha la quartz, ambayo wakati mwingine huitwa "EPROM zinazoweza kupangwa mara moja," yanapatikana kibiashara. Ingawa chipsi hizi hazipaswi kuitwa EEPROM, wahandisi hawataki kubadilisha jina la kawaida. Watengenezaji wa EPROM wa kihafidhina wanahakikisha kuwa habari itahifadhiwa ndani yao kwa miaka 10 pekee. Thamani hii inachukua hali mbaya zaidi (hasa, joto la juu, ambalo husababisha kuvuja kwa malipo); kwa kweli, RPOM hazionekani kupoteza data isipokuwa utapata kundi lenye kasoro.

RPOM ina sifa ya idadi ndogo ya mizunguko ya kupanga upya, yaani kufuta na kupanga upya. Watengenezaji wanasitasita kutoa nambari hii, ingawa unaweza kudhani kuwa chipu itaharibika sana baada ya mizunguko 100 tu ya kufuta/programu.

Mchele. 11.33. Kidhibiti kidogo kilicho na EEPROM. a - 8-bit microcontroller na mawasiliano kwa ajili ya kufunga ROM; b - 8-bit microcontroller na ROM iliyojengwa.

ROM za barakoa na ROM za kuruka zilizounganishwa. ROM zinazoweza kupangiliwa kwa barakoa ni kategoria ya chip maalum ambazo huzaliwa na mpangilio wa biti unaobainisha. Mtengenezaji hubadilisha maelezo yako kidogo kuwa mask ya metallization, ambayo hutumiwa katika utengenezaji wa ROM. Utaratibu huu ni mzuri kwa makundi makubwa ya microcircuits, na tunatumai haitatokea kwako kuagiza ROM na programu ya mask kwa mfano. Gharama za kawaida huanzia $1,000 hadi $3,000 kwa kila uzalishaji, na makampuni yanasita kukubali maagizo ya kiasi cha ROM cha chini ya vitengo elfu moja. Kwa idadi kama hiyo, chip inaweza kugharimu dola kadhaa.

Vidhibiti vingi vya micro-chip moja vina kilobytes kadhaa za ROM na RAM kwenye kifurushi kimoja, ili kifaa kamili kinaweza kufanya bila chips za kumbukumbu za ziada. Mara nyingi, familia ya microcontroller inajumuisha chaguo zinazohitaji ROM ya nje, na wakati mwingine chaguo na EPROM iliyojengwa (Mchoro 11.33). Hii inafanya uwezekano, wakati wa kutengeneza kifaa, kutumia chaguo na RPOM (au ROM ya nje), ambapo unaweza kuandika programu, na wakati wa kuandaa kundi la vifaa, ugeuke kwa watawala wa bei nafuu na programu ya mask.

Aina nyingine ya ROM ya wakati mmoja inayoweza kupangwa ni ROM ya jumper iliyounganishwa. Wakati wa kutolewa, bits zote zimewekwa, na kuweka upya bits zinazohitajika, ROM lazima iwe wazi kwa sasa ya umeme. Mfano wa kawaida ni chipu ya Harris, CMOS PROM (kumbukumbu ya kusoma tu inayoweza kuratibiwa) yenye PROM za saizi ya kuruka iliyounganishwa pia zinapatikana kwa misingi ya teknolojia ya bipolar (TTL).

ERPZU. ROM zinazoweza kufutwa kwa njia ya kielektroniki zinaweza kufutwa kwa kuchagua na kupangwa upya kwa njia ya kielektroniki katika saketi ile ile ambapo zinatumika kama kumbukumbu. Aina hizi za ROM ni bora kwa kuhifadhi vidhibiti vya usanidi, vigezo vya urekebishaji, na habari zingine ambazo haziwezi kuandikwa kwa ROM kabla ya kuwasha kompyuta. EPROM, kama vile EPROM, hutumia teknolojia ya MOS ya kuelea.

EPROM za kwanza zilihitaji viwango vya juu vya voltage na utaratibu wa muda mrefu wa programu. IC za kisasa hutumia voltage moja ya usambazaji na hufanya kazi kwa njia sawa na SRAM - kwa maneno mengine, unaweza kupanga upya byte yoyote kwa mzunguko mmoja wa kuandika kwenye uti wa mgongo. Chip ya EPROM ina mizunguko ya ndani ili kuzalisha volti iliyoongezeka ya programu, na mantiki ya ndani hunasa data na kuzalisha mfuatano wa programu unaodumu milisekunde kadhaa, ambapo bendera ya BUSY huwekwa kwa muda wa mchakato au data iliyogeuzwa inatolewa katika mzunguko wa kusoma hadi onyesha kuwa mchakato wa kuandika unaendelea. Baadhi ya EPROM hutekeleza itifaki hizi zote mbili, kwa kawaida huitwa .

Kuingiliana na ROM hizi ni rahisi - ziunganishe tu kwa njia sawa na RAM ya kawaida na utumie laini ya BUSY kutoa vikatizo (au soma hali ya BUSY au data na uitumie kama alama ya hali) (ona Mchoro 11.34).

Mchele. 11.34. ERPZU.

Itifaki ya upigaji kura ni rahisi kwa sababu EPROM inaweza kuingizwa kwenye nafasi ya kawaida ya RAM bila mabadiliko yoyote ya mzunguko (bila shaka, programu zako zitapaswa kujumuisha mistari ya kuchambua data iliyosomwa na kusubiri ilingane na unachoandika). Kwa kuwa kuandikia EEPROM hufanywa mara chache, hakuna haja ya kukatiza kwenye mstari wa RDY/BUSY.

EPROM za CMOS zinapatikana katika mfumo wa mizunguko midogo yenye uwezo wa kugharimu takriban $10-50. Muda wa kufikia (sekunde 200-300) na muda wa kupanga unapotumia uboreshaji wa algorithm ya ndani) unalinganishwa na ule wa EPROM ya kawaida. EPROM, kama RPZU, inaruhusu idadi ndogo ya mizunguko ya kusoma-kuandika. Ingawa watengenezaji huepuka kutoa nambari maalum, unaweza kupata marejeleo ya mizunguko 100,000 ya kusoma-kuandika kwenye .

Maoni. Ingawa EPROM ni za kipekee kwa kuwa zinaweza kupangwa upya katika mzunguko wa uendeshaji, zinaweza pia kupangwa tofauti na mahali pa matumizi, katika programu ya EPROM. Hii inawafanya kuwa rahisi sana kwa kuendeleza programu iliyoingia, kwani huna kusubiri nusu saa kwa ROM na programu ya zamani ili kaanga chini ya irradiator ya ultraviolet.

Kuna chaguzi mbili za kuvutia za ERPZU. Kampuni za Kitaifa, Xicor na zingine hutengeneza chipsi ndogo za EPROM zenye pini 8. Uwezo wa nyaya hizi unaweza kuanzia kwa bits; wanafanya kazi katika hali ya upatikanaji wa serial na wana vifaa vya uingizaji wa saa na mstari mmoja wa data. Chips hizi ni vigumu kutumia bila microprocessor; hata hivyo, katika vyombo vinavyodhibitiwa na microprocessor ni rahisi sana kwa kuhifadhi idadi ndogo ya mipangilio, nk. Kampuni hiyo hiyo, Xicor, inazalisha "potentiometer inayoweza kufutika kwa njia ya umeme", utumizi wa akili wa kumbukumbu inayoweza kufutika kwa umeme ambayo huhifadhi nafasi ya "mawasiliano ya kidijitali". Mlolongo wa vipinga 99 vya ukubwa sawa hujengwa kwenye microcircuit hii, na nafasi ya bomba kutoka kwao, iliyowekwa na programu, imehifadhiwa kwenye kumbukumbu isiyo na tete iliyojumuishwa kwenye microcircuit sawa. Si vigumu kufikiria maombi ambayo urekebishaji wa kiotomatiki au wa mbali wa chombo fulani unahitajika bila marekebisho ya mitambo ya visu vya kudhibiti.

Marekebisho yaliyoletwa hivi majuzi ya EPROM, inayoitwa instantaneous (mweko), unachanganya msongamano mkubwa wa EPROM na upangaji upya katika mzunguko wa uendeshaji uliopo katika EPROM. Walakini, EPROM za papo hapo, kama sheria, hazikuruhusu kufuta baiti za kibinafsi, kama inavyoweza kufanywa na EPROM za kawaida. Kwa hivyo, EPROM ya papo hapo ya Intel inaruhusu ufutaji kamili tu (kama EPROM), wakati chipu ya Seeq inaruhusu kufuta ama sekta kwa sekta (baiti 512) au kabisa. Zaidi ya hayo, EPROM nyingi zinazopatikana papo hapo zinahitaji umeme wa ziada unaoweza kubadilishwa wa +12 V wakati wa kufuta/kuandika, ambayo ni ghali sana unapokumbuka kuwa EPROM za kawaida huendeshwa na chanzo kimoja cha +5 V.

EPROM za papo hapo zinaweza kuhimili mizunguko 100 hadi 10,000 ya programu.

Teknolojia ya EPROM inaendelea kubadilika, na tunatamani kuona itakavyofuata; subiri pia!

RAM isiyo na tete.

EPROM ni rahisi kutumika kama ROM isiyo na tete, lakini mara nyingi kuna haja ya kuwa na RAM isiyo tete. Unaweza kutumia EPROM kwa hili, lakini zina sifa ya mzunguko mrefu sana wa kuandika (na idadi ndogo ya mzunguko wa kusoma / kuandika). Kuna uwezekano mbili wa kufikia sifa ya wakati wa kusoma-kuandika ya RAM) kwa idadi isiyo na kikomo ya mizunguko ya kusoma-kuandika: tumia RAM tuli ya CMOS iliyo na chelezo ya betri, au kizunguko kidogo kisicho cha kawaida cha Xicor kinachochanganya RAM tuli na EPROM.

Suala la hifadhi ya betri ya RAM, ambayo inaua ndege wawili kwa jiwe moja, ilijadiliwa hapo awali: bei ya chini na kasi ya juu ya kusoma na kuandika RAM ni pamoja na kutokuwa na tete ya ROM. Bila shaka, katika kesi hii, unapaswa kutumia RAM ya CMOS na thamani inayojulikana muhimu ya sasa. Makampuni mengine yanazalisha "RAM isiyo na tete", kuweka betri ya lithiamu na nyaya za mantiki za kubadili nguvu kwenye mfuko wa kawaida pamoja na chip ya CMOS ROM. Kama mfano, tunaweza kuashiria chipsi kutoka Dallas Semiconductor; kampuni hii pia hutoa safu ya "viunganishi mahiri" vyenye betri na mizunguko ya mantiki, kwa msaada wa ambayo RAM ya kawaida, kana kwamba kwa uchawi, inakuwa isiyo na tete. Tafadhali kumbuka kuwa RAM isiyo na tete iliyoundwa kwa njia hii sio, kwa ukali, isiyoweza kufa; Maisha ya betri, na kwa hivyo data, ni kama miaka 10. Kama ilivyo kwa RAM tuli ya kawaida, hakuna vikwazo kwa idadi ya mizunguko ya kusoma-kuandika ambayo kumbukumbu inaweza kuhimili. katika RAM.

Ikiwa tunalinganisha chaguo mbili zilizoelezwa kwa RAM isiyo na tete, basi chaguo na betri ya chelezo inaonekana kuwa bora kwa ujumla, kwani hukuruhusu kutumia RAM yoyote inayopatikana, mradi tu ina hali ya kuzima ya sifuri. Hii inamaanisha kuwa unaweza kutumia RAM kubwa zaidi kutoka kwa matoleo mapya, lakini pia, kwa mfano, chagua RAM za haraka zaidi ikiwa hiyo ni muhimu kwako. Ingawa betri zina maisha ya kikomo, zinatosha kwa programu nyingi. Kwa uhifadhi wa muda mfupi (siku au chini) wa habari, unaweza kuchukua nafasi ya betri ya lithiamu na capacitor ya safu mbili ya uwezo wa juu; Vile capacitors katika vifurushi vidogo sana na uwezo wa hadi farad au zaidi hutolewa na Panasonic, Sohio, nk.

Vifaa vya kuhifadhi: muhtasari wa jumla.

Mchele. 11.35 inatoa muhtasari wa sifa muhimu zaidi za aina mbalimbali za kumbukumbu. Kati ya zile zilizoonyeshwa kwenye takwimu, tunapendekeza RAM yenye nguvu na upana wa biti 1 kwa matrices makubwa ya kumbukumbu na uwezo wa kusoma na kuandika, RAM tuli na upana wa 1 byte kwa matrices ndogo ya kumbukumbu ya mifumo ya microprocessor, EPROM kwa ajili ya kuhifadhi programu. na vigezo ambavyo havihitaji kuandikwa upya, na ama EPROM (ikiwa muda wa mchakato wa kuandika haujalishi), au RAM tuli iliyo na chelezo ya betri (ili kufikia utendakazi wa juu zaidi wa kusoma/kuandika) kwa hifadhi isiyo tete ya data inayoweza kubadilishwa.

Mchele. 11.35. Aina za vifaa vya kuhifadhi.

Kuna kumbukumbu yenye nguvu zaidi kwenye kompyuta kuliko kumbukumbu tuli, kwani DRAM inatumika kama kumbukumbu kuu ya VM. Kama SRAM, kumbukumbu inayobadilika ina msingi (safu ya vifaa vya elektroniki) na mantiki ya kiolesura (rejista za bafa, vikuza sauti vya kusoma data, saketi za kuzaliwa upya, n.k.). Ingawa idadi ya aina za DRAM tayari imezidi dazeni mbili, cores zao zimepangwa karibu sawa. Tofauti kuu zinahusiana na mantiki ya interface, na tofauti hizi pia ni kutokana na upeo wa matumizi ya microcircuits - pamoja na kumbukumbu kuu ya VM, IC za kumbukumbu za nguvu zinajumuishwa, kwa mfano, katika adapta za video. Uainishaji wa chips za kumbukumbu zinazobadilika unaonyeshwa kwenye Mtini. 5.10.

Ili kutathmini tofauti kati ya aina za DRAM, hebu kwanza tuangalie algorithm ya kufanya kazi na kumbukumbu yenye nguvu. Kwa hili tutatumia Mtini. 5.6.

Tofauti na SRAM, anwani ya seli ya DRAM huhamishiwa kwenye chip kwa hatua mbili, kwanza anwani ya safu na kisha anwani ya safu, ambayo inafanya uwezekano wa kupunguza idadi ya pini za basi kwa takriban nusu, kupunguza ukubwa wa kesi. na weka idadi kubwa ya chips kwenye ubao wa mama. Hii, bila shaka, inasababisha kupungua kwa utendaji, kwani inachukua mara mbili kwa muda mrefu kuhamisha anwani. Ili kuonyesha ni sehemu gani ya anwani inayopitishwa kwa wakati fulani, ishara mbili za msaidizi RAS na CAS hutumiwa. Wakati wa kufikia kiini cha kumbukumbu, basi ya anwani imewekwa kwenye anwani ya safu. Baada ya michakato kwenye basi imetulia, ishara ya RAS inatumika na anwani imeandikwa kwa rejista ya ndani ya chip.

Mchele. 5.10. Uainishaji wa RAM yenye nguvu: a - chips kwa kumbukumbu kuu; b - chips kwa adapta za video

kumbukumbu. Kisha basi ya anwani imewekwa kwa anwani ya safu wima na ishara ya CAS inatolewa. Kulingana na hali ya mstari wa WE, data inasomwa kutoka kwa seli au imeandikwa kwa seli (data lazima iwekwe kwenye basi ya data kabla ya kuandika). Muda kati ya kuweka anwani na kutoa ishara ya RAS (au CAS) imedhamiriwa na sifa za kiufundi za microcircuit, lakini kawaida anwani imewekwa katika mzunguko mmoja wa basi ya mfumo, na ishara ya udhibiti katika ijayo. Kwa hivyo, kusoma au kuandika seli moja ya RAM yenye nguvu, mizunguko ya saa tano inahitajika, ambayo yafuatayo hutokea: kutoa anwani ya mstari, kutoa ishara ya RAS, kutoa anwani ya safu, kutoa ishara ya CAS, kufanya kazi ya kusoma / kuandika. (katika kumbukumbu tuli, utaratibu unachukua hatua mbili tu hadi tatu).

Unapaswa pia kukumbuka hitaji la kuunda upya data. Lakini pamoja na kutokwa kwa asili kwa capacitor, kifaa cha umeme pia husababisha kupoteza kwa malipo kwa muda wakati wa kusoma data kutoka kwa DRAM, hivyo baada ya kila operesheni ya kusoma data lazima kurejeshwa. Hii inafanikiwa kwa kuandika data sawa tena mara baada ya kuisoma. Wakati wa kusoma habari kutoka kwa seli moja, data ya safu nzima iliyochaguliwa hutolewa mara moja, lakini ni zile tu ambazo ziko kwenye safu ya riba hutumiwa, na zingine zote hazizingatiwi. Kwa hivyo, operesheni ya kusoma kutoka kwa seli moja husababisha uharibifu wa data ya safu nzima na lazima irejeshwe. Upyaji wa data baada ya kusoma unafanywa moja kwa moja na mantiki ya interface ya chip, na hii hutokea mara baada ya kusoma mstari.

Sasa hebu tuangalie aina tofauti za chips za kumbukumbu zenye nguvu, tukianza na mfumo wa DRAM, yaani, chipsi iliyoundwa kutumika kama kumbukumbu kuu. Katika hatua ya awali, hizi zilikuwa chipsi za kumbukumbu za asynchronous, operesheni ambayo haijafungwa kabisa na mipigo ya saa ya basi ya mfumo.

RAM yenye nguvu isiyolingana. Chipu za RAM zisizobadilika hudhibitiwa na ishara za RAS na CAS, na uendeshaji wao, kimsingi, hauhusiani moja kwa moja na mipigo ya saa ya basi. Kumbukumbu Asynchronous ina sifa ya muda wa ziada unaotumika kwenye mwingiliano wa chembe za kumbukumbu na kidhibiti. Kwa hivyo, katika sakiti isiyolingana, mawimbi ya RAS itatolewa baada ya mpigo wa saa kufika kwa kidhibiti na itatambuliwa na chipu ya kumbukumbu baada ya muda fulani. wakati. Baada ya hayo, kumbukumbu itatoa data, lakini mtawala ataweza kuisoma tu baada ya kuwasili kwa mapigo ya saa inayofuata, kwani lazima ifanye kazi kwa usawa na vifaa vingine vya VM. Kwa hivyo, kuna ucheleweshaji mdogo wakati wa mzunguko wa kusoma / kuandika kwa sababu ya kidhibiti cha kumbukumbu na kidhibiti cha kumbukumbu kinachosubiri.

MicrocircuitsDRAM. Chips za kumbukumbu za kwanza za nguvu zilitumia njia rahisi zaidi ya kubadilishana data, mara nyingi huitwa kawaida. Iliruhusu kusoma na kuandika mstari wa kumbukumbu tu kila mzunguko wa saa tano (Mchoro 5.11, A). Hatua za utaratibu kama huo zimeelezewa hapo awali. DRAM ya jadi inalingana na fomula 5-5-5-5. Microcircuti za aina hii zinaweza kufanya kazi kwa masafa hadi 40 MHz na, kwa sababu ya polepole (muda wa ufikiaji ulikuwa karibu sekunde 120), haukudumu kwa muda mrefu.

MicrocircuitsFPM DRAM. Chipu za RAM zinazotumia hali ya FPM pia ni aina za mapema za DRAM. Kiini cha utawala kilionyeshwa hapo awali. Mzunguko wa kusoma kwa FPM DRAM (Mchoro 5.11, b) unaelezewa na formula 5-3-3-3 (mzunguko wa saa 14 kwa jumla). Matumizi ya mpango wa upatikanaji wa ukurasa wa haraka imepunguza muda wa kufikia sekunde 60, ambayo, kwa kuzingatia uwezo wa kufanya kazi kwa masafa ya juu ya basi, imesababisha kuongezeka kwa utendaji wa kumbukumbu ikilinganishwa na DRAM ya jadi kwa takriban 70%. Aina hii ya chip ilitumika kwenye kompyuta za kibinafsi hadi karibu 1994.

MicrocircuitsEDO DRAM. Hatua inayofuata katika ukuzaji wa RAM inayobadilika ilikuwa IC na hali ya hyperpage, ufikiaji(HRM, Hali ya Ukurasa wa Hyper), inayojulikana zaidi kama EDO (Pato la Data Iliyoongezwa - muda ulioongezwa wa kuhifadhi data kwenye utoaji). Kipengele kikuu cha teknolojia ni wakati ulioongezeka wa upatikanaji wa data kwenye pato la microcircuit ikilinganishwa na FPM DRAM. Katika chip za FPM DRAM, data ya pato husalia kuwa halali tu wakati mawimbi ya CAS yanapotumika, ndiyo maana ufikiaji wa safu mlalo ya pili na inayofuata huhitaji mizunguko mitatu ya saa: swichi ya CAS hadi hali inayotumika, saa ya kusomwa data, na ubadilishaji wa CAS kwenda. hali ya kutofanya kazi. Katika EDO DRAM, kwenye makali ya kazi (ya kuanguka) ya ishara ya C AS, data huhifadhiwa kwenye rejista ya ndani, ambapo huhifadhiwa kwa muda baada ya makali ya pili ya kazi ya ishara kufika. Hii inaruhusu data iliyohifadhiwa kutumika wakati CAS tayari iko katika hali ya kutofanya kazi (Mchoro 5.11, V)

Kwa maneno mengine, vigezo vya muda vinaboreshwa kwa kuondoa mizunguko ya kusubiri wakati wa uimarishaji wa data kwenye pato la microcircuit.

Mchoro wa kusoma wa EDO DRAM tayari ni 5-2-2-2, ambayo ni 20% haraka kuliko FPM. Wakati wa kufikia ni kuhusu 30-40 ns. Ikumbukwe kwamba mzunguko wa juu wa basi wa mfumo kwa chips za EDO DRAM haipaswi kuzidi 66 MHz.

MicrocircuitsBEDO DRAM. Teknolojia ya EDO imeboreshwa na VIA Technologies. Marekebisho mapya ya EDO yanajulikana kama BEDO (Burst EDO). Riwaya ya njia ni kwamba wakati wa upatikanaji wa kwanza, mstari mzima wa microcircuit unasoma, ambayo inajumuisha maneno ya mfululizo wa mfuko. Uhamisho wa mfuatano wa maneno (kubadilisha safu) hufuatiliwa kiotomatiki na kihesabu cha ndani cha chip. Hii huondoa hitaji la kutoa anwani kwa seli zote kwenye pakiti, lakini inahitaji usaidizi kutoka kwa mantiki ya nje. Njia hiyo inakuwezesha kupunguza muda wa kusoma maneno ya pili na inayofuata kwa mzunguko mwingine wa saa (Mchoro 5.11, d), kutokana na ambayo formula inachukua fomu 5-1-1-1.

5.11. Michoro ya muda ya aina mbalimbali za kumbukumbu ya nguvu ya asynchronous yenye urefu wa pakiti ya maneno manne: a - DRAM ya jadi; b - FRAM FPM; V- EDO DRAM;

G - BEDO DRAM

MicrocircuitsEDRAM. Toleo la haraka zaidi la DRAM lilitengenezwa na kampuni tanzu ya Ramtron, Enhanced Memory Systems. Teknolojia inatekelezwa katika anuwai za FPM, EDO na BEDO. Chip ina kasi ya msingi na kumbukumbu ya kache ya ndani. Uwepo wa mwisho ni kipengele kikuu cha teknolojia. Kumbukumbu ya kache ni kumbukumbu tuli (SRAM) yenye uwezo wa biti 2048. Msingi wa EDRAM una safu wima 2048, ambayo kila moja imeunganishwa kwenye kache ya ndani. Wakati wa kufikia seli yoyote, safu mlalo yote (2048 bits) inasomwa kwa wakati mmoja. Mstari wa kusoma umeingizwa kwenye SRAM, na uhamishaji wa habari kwenye kumbukumbu ya kache hauna athari yoyote kwa utendaji kwani inatokea katika mzunguko wa saa moja. Wakati ufikiaji zaidi wa seli za safu mlalo sawa unafanywa, data inachukuliwa kutoka kwa kumbukumbu ya kache ya kasi zaidi. Ufikiaji unaofuata wa kernel hutokea wakati wa kufikia seli ambayo haipo kwenye mstari uliohifadhiwa kwenye kumbukumbu ya cache ya chip.

Teknolojia ni nzuri zaidi wakati wa kusoma kwa mlolongo, ambayo ni, wakati wastani wa ufikiaji wa chip unakaribia maadili ya tabia ya kumbukumbu tuli (kama 10 ns). Ugumu kuu ni kutokubaliana na vidhibiti vinavyotumiwa wakati wa kufanya kazi na aina nyingine za DRAM

RAM inayobadilika inayolandanishwa. Katika DRAM iliyosawazishwa, ubadilishanaji wa habari unapatanishwa na ishara za saa za nje na hutokea kwa pointi zilizoainishwa kwa wakati, ambayo inakuwezesha kuchukua kila kitu kutoka kwa bandwidth ya basi ya kumbukumbu ya processor na kuepuka mizunguko ya kusubiri. Maelezo ya anwani na udhibiti yanarekodiwa kwenye kumbukumbu ya IC. Baada ya hapo majibu ya microcircuit yatatokea kwa njia ya idadi iliyoelezwa wazi ya mapigo ya saa, na processor inaweza kutumia wakati huu kwa vitendo vingine visivyohusiana na kupata kumbukumbu. Katika kesi ya kumbukumbu ya nguvu ya synchronous, badala ya muda wa mzunguko wa kufikia, wanazungumza juu ya muda wa chini unaoruhusiwa wa mzunguko wa saa, na tayari tunazungumzia kuhusu muda wa utaratibu wa 8-10 ns.

MicrocircuitsSDRAM. Kifupi cha SDRAM (Synchronous DRAM) kinatumika kurejelea chips "za kawaida" zinazobadilika za RAM. Tofauti za kimsingi kati ya SDRAM na RAM yenye nguvu isiyolingana iliyojadiliwa hapo juu inaweza kupunguzwa hadi pointi nne:

Njia ya synchronous ya uhamisho wa data kwa basi;

Utaratibu wa conveyor kwa usambazaji wa pakiti;

Matumizi ya benki kadhaa (mbili au nne) za kumbukumbu za ndani;

Kuhamisha sehemu ya kazi za mtawala wa kumbukumbu kwa mantiki ya microcircuit yenyewe.

Usawazishaji wa kumbukumbu huruhusu kidhibiti kumbukumbu "kujua" wakati data iko tayari, na hivyo kupunguza gharama za kusubiri na kutafuta mizunguko ya data. Kwa kuwa data inaonekana kwenye pato la IC wakati huo huo na mipigo ya saa, mwingiliano wa kumbukumbu na vifaa vingine vya VM hurahisishwa.

Tofauti na BEDO, bomba huruhusu data ya pakiti kuhamishwa saa na saa, shukrani ambayo RAM inaweza kufanya kazi bila kuingiliwa kwa masafa ya juu kuliko RAM isiyosawazisha. Faida za bomba ni muhimu sana wakati wa kupitisha pakiti ndefu, lakini hazizidi urefu wa mstari wa chip.

Athari kubwa inapatikana kwa kugawanya seti nzima ya seli katika safu za ndani za kujitegemea (mabenki). Hii inakuwezesha kuchanganya upatikanaji wa seli katika benki moja na maandalizi ya operesheni inayofuata katika benki zilizobaki (kurejesha nyaya za udhibiti na kurejesha habari). Uwezo wa kuweka mistari mingi ya kumbukumbu wazi kwa wakati mmoja (kutoka benki tofauti) pia husaidia kuboresha utendaji wa kumbukumbu. Wakati wa kufikia mabenki kwa njia mbadala, mzunguko wa kufikia kila mmoja wao hupungua kwa uwiano wa idadi ya benki na SDRAM inaweza kufanya kazi kwa masafa ya juu. Shukrani kwa kihesabu cha anwani kilichojengwa ndani, SDRAM, kama BEDO DRAM, inaruhusu kusoma na kuandika katika hali ya kupasuka, na katika SDRAM urefu wa kupasuka hutofautiana na katika hali ya kupasuka inawezekana kusoma mstari mzima wa kumbukumbu. IC inaweza kuwa na sifa kwa formula 5-1-1-1. Licha ya ukweli kwamba fomula ya aina hii ya kumbukumbu yenye nguvu ni sawa na ile ya BEDO, uwezo wa kufanya kazi kwa masafa ya juu inamaanisha kuwa SDRAM iliyo na benki mbili 6 kwa kasi ya saa ya 100 MHz inaweza karibu mara mbili ya utendaji wa kumbukumbu ya BEDO. .

MicrocircuitsDDR SDRAM. Hatua muhimu katika maendeleo zaidi ya teknolojia ya SDRAM ilikuwa DDR SDRAM (Double Data Rate SDRAM - SDRAM na kiwango cha uhamisho wa data mara mbili). Tofauti na SDRAM, urekebishaji mpya hutoa data katika hali ya mlipuko kwenye kingo zote mbili za mapigo ya ulandanishi, kutokana na ambayo matokeo huongezeka maradufu. Kuna vipimo kadhaa vya DDR SDRAM, kulingana na kasi ya saa ya basi ya mfumo: DDR266, DDR333, DDR400, DDR533. Kwa hivyo, bandwidth ya kilele cha chip ya kumbukumbu ya DDR333 ni 2.7 GB / s, na kwa DDR400 ni 3.2 GB / s. DDR SDRAM kwa sasa ndiyo aina ya kawaida ya kumbukumbu inayobadilika katika VM za kibinafsi.

MicrocircuitsRDRAM, DRDRAM. Njia za wazi zaidi za kuongeza ufanisi wa processor na kumbukumbu ni kuongeza mzunguko wa saa ya basi au upana wa sampuli (idadi ya bits zilizohamishwa wakati huo huo). Kwa bahati mbaya, majaribio ya kuchanganya chaguo zote mbili hukutana na matatizo makubwa ya kiufundi (kadiri masafa yanavyoongezeka, matatizo ya upatanifu wa sumakuumeme yanazidi kuwa mbaya zaidi; inakuwa vigumu zaidi kuhakikisha kuwa taarifa zote zinazotumwa kwa pamoja zinafika kwa wakati mmoja kwa mtumiaji). DRAM nyingi zinazosawazishwa (SDRAM, DDR) hutumia sampuli pana (biti 64) kwa marudio machache ya basi.

Mbinu tofauti kabisa ya kujenga DRAM ilipendekezwa na Rambus mnamo 1997. Inalenga kuongeza kasi ya saa hadi 400 MHz huku ikipunguza upana wa sampuli hadi biti 16. Kumbukumbu mpya inajulikana kama RDRAM (Rambus Direct RAM). Kuna aina kadhaa za teknolojia hii: Msingi, Sanjari na Moja kwa moja. Kwa ujumla, saa hufanyika kwenye kingo zote za ishara za saa (kama katika DDR), kutokana na ambayo mzunguko unaosababishwa ni 500-600, 600-700 na 800 MHz, kwa mtiririko huo. Chaguzi mbili za kwanza ni karibu kufanana, lakini mabadiliko katika teknolojia ya Direct Rambus ni muhimu sana.

Kwanza, hebu tuangalie pointi za msingi za teknolojia ya RDRAM, tukizingatia hasa toleo la kisasa zaidi - DRDRAM. Tofauti kuu kutoka kwa aina nyingine za DRAM ni mfumo wa awali wa kubadilishana data kati ya msingi na mtawala wa kumbukumbu, ambayo inategemea kinachoitwa "chaneli ya Rambus" kwa kutumia itifaki ya kuzuia-oriented asynchronous. Katika kiwango cha mantiki, habari kati ya mtawala na kumbukumbu huhamishwa kwenye pakiti.

Kuna aina tatu za vifurushi: vifurushi vya data, vifurushi vya safu na safu wima. Vifurushi vya safu na safu hutumiwa kusambaza amri kutoka kwa kidhibiti cha kumbukumbu ili kudhibiti safu na safu za safu ya vitu vya uhifadhi, mtawaliwa. Amri hizi huchukua nafasi ya mfumo wa kawaida wa kudhibiti chip kwa kutumia ishara za RAS, CAS, WE na CS.

Safu ya GE imegawanywa katika benki. Idadi yao katika kioo yenye uwezo wa 64 Mbit ni 8 huru au benki 16 mbili. Katika benki mbili, jozi ya benki hushiriki amplifiers za kawaida za kusoma/kuandika. Msingi wa ndani wa chip una basi ya data ya 128-bit, ambayo inaruhusu byte 16 kuhamishwa kwenye kila anwani ya safu. Wakati wa kurekodi, unaweza kutumia mask ambayo kila biti inalingana na byte moja ya pakiti. Kutumia mask, unaweza kutaja ni ka ngapi za pakiti na ni byte zipi zinapaswa kuandikwa kwa kumbukumbu.

Data, safu na mistari ya safu kwenye chaneli ni huru kabisa, kwa hivyo amri za safu, amri za safu na data zinaweza kupitishwa kwa wakati mmoja, na kwa benki tofauti za chip. Pakiti za safu wima zina sehemu mbili na hupitishwa kwa mistari mitano. Sehemu ya kwanza inabainisha operesheni kuu ya kuandika au kusoma. Sehemu ya pili ina ama dalili ya matumizi ya kinyago cha rekodi (mask yenyewe hupitishwa juu ya mistari ya data), au nambari ya operesheni iliyopanuliwa ambayo inafafanua chaguo kwa operesheni kuu. Pakiti za kamba zimegawanywa katika uanzishaji, kufuta, kuzaliwa upya na amri za kubadili mode ya nguvu. Mistari mitatu imetengwa kwa ajili ya kupeleka pakiti za kamba.

Uendeshaji wa kuandika unaweza kufuata mara moja kusoma - kuchelewa tu inahitajika kwa wakati ishara inasafiri kupitia kituo (kutoka 2.5 hadi 30, bila kutegemea urefu wa kituo). Ili kusawazisha ucheleweshaji wa usambazaji wa bits za kibinafsi za nambari iliyopitishwa, waendeshaji kwenye ubao lazima wawekwe kwa usawa, wawe na urefu sawa (urefu wa mistari haupaswi kuzidi cm 12) na kukidhi mahitaji madhubuti yaliyofafanuliwa na msanidi programu. .

Kila uandishi kwenye chaneli unaweza kutekelezwa, huku pakiti ya kwanza ya data ikiwa na muda wa ns 50, na shughuli zilizobaki za kusoma/kuandika zikiendelea (kuchelewa hutambulishwa tu wakati wa kubadilisha kutoka kwa maandishi hadi kusoma, na kinyume chake).

Machapisho yanayopatikana yanataja kazi ya Intel na Rambus kwenye toleo jipya la RDRAM, linaloitwa nDRAM, ambalo litasaidia kuhamisha data kwa masafa hadi 1600 MHz.

MicrocircuitsSLDRAM. Mshindani anayewezekana wa RDRAM kama kiwango cha usanifu wa kumbukumbu kwa VM za kibinafsi za siku zijazo ni aina mpya ya RAM inayobadilika iliyotengenezwa na SyncLm Consortium, muungano wa watengenezaji wa VM, unaojulikana kwa kifupi cha SLDRAM. Tofauti na RDRAM, teknolojia ambayo ni mali ya Rambus na Intel, kiwango hiki kimefunguliwa. Katika kiwango cha mfumo, teknolojia zinafanana sana. Data na amri kutoka kwa kidhibiti hadi kwenye kumbukumbu na kurudi kwa SLDRAM hupitishwa katika pakiti za n au 8 za vifurushi. Amri, anwani na ishara za udhibiti hutumwa kwa basi ya amri ya 10-bit ya unidirectional. Data ya kusoma na kuandika hutolewa kupitia basi ya data ya biti 18 inayoelekeza pande mbili. Mabasi yote mawili hufanya kazi kwa masafa sawa. Kwa sasa, mzunguko huu bado ni 200 MHz, ambayo, shukrani kwa teknolojia ya DDR, ni sawa na 400 MHz. Vizazi vifuatavyo vya SLDRAM vinapaswa kufanya kazi kwa masafa ya 400 MHz na ya juu, ambayo ni, kutoa mzunguko mzuri wa zaidi ya 800 MHz.

Hadi chips 8 za kumbukumbu zinaweza kuunganishwa kwa kidhibiti kimoja. Ili kuzuia ucheleweshaji wa mawimbi kutoka kwa chip mbali zaidi na kidhibiti, sifa za wakati kwa kila chip zimedhamiriwa na kuingizwa kwenye rejista yake ya udhibiti wakati nguvu imewashwa.

MicrocircuitsESDRAM. Hili ni toleo la usawazishaji la EDRAM ambalo hutumia mbinu sawa ili kupunguza muda wa ufikiaji. Operesheni ya uandishi, tofauti na operesheni ya uandishi, hupita kache, ambayo huongeza utendaji wa FSDRAM wakati wa kuanza kusoma kutoka kwa mstari tayari kwenye kache. Shukrani kwa uwepo wa benki mbili kwenye chip, muda wa chini kutokana na maandalizi ya shughuli za kusoma / kuandika hupunguzwa. Hasara za microcircuit zinazozingatiwa ni sawa na za EDRAM - matatizo ya mtawala, kwani ni lazima kuzingatia uwezekano wa kuandaa kusoma mstari mpya wa kernel kwenye kumbukumbu ya cache. Kwa kuongeza, kwa mlolongo wa kiholela wa anwani, kumbukumbu ya cache hutumiwa kwa ufanisi.

MicrocircuitsCDRAM. Aina hii ya RAM ilitengenezwa na Mitsubishi Corporation, na inaweza kuzingatiwa kama toleo lililosahihishwa la ESDRAM, lisilo na kasoro fulani. Uwezo wa kumbukumbu ya cache na kanuni ya kuweka data ndani yake imebadilishwa. Uwezo wa kizuizi kimoja cha kache umepunguzwa hadi biti 128, kwa hivyo kashe ya kilobit 16 inaweza kuhifadhi wakati huo huo nakala za maeneo 128 ya kumbukumbu, ikiruhusu matumizi bora ya kache. Uingizwaji wa sehemu ya kumbukumbu ya kwanza iliyowekwa kwenye kashe huanza tu baada ya kizuizi cha mwisho (128) kujazwa. Njia za ufikiaji pia zimebadilika. Kwa hivyo, chip hutumia mabasi ya anwani tofauti kwa kache tuli na msingi unaobadilika. Kuhamisha data kutoka kwa msingi wa nguvu hadi kumbukumbu ya kache hujumuishwa na kutoa data kwa basi, kwa hivyo uhamishaji wa mara kwa mara lakini mfupi haupunguzi utendaji wa IC wakati wa kusoma habari nyingi kutoka kwa kumbukumbu na kuweka CDRAM sambamba na ESDRAM, na wakati wa kusoma. kwa anwani zilizochaguliwa, CDRAM inashinda kwa uwazi. Ikumbukwe, hata hivyo, kwamba mabadiliko hapo juu yalisababisha ugumu zaidi wa mtawala wa kumbukumbu.

Ili kutathmini tofauti kati ya aina za DRAM, hebu kwanza tuangalie algorithm ya kufanya kazi na kumbukumbu yenye nguvu. Kwa hili tutatumia Mtini. 68.

Tofauti na SRAM, anwani ya seli ya DRAM huhamishiwa kwenye chip kwa hatua mbili - kwanza anwani ya safu, na kisha safu, ambayo inafanya uwezekano wa kupunguza idadi ya pini za basi kwa takriban nusu, kupunguza ukubwa wa kesi. na weka idadi kubwa ya chips kwenye ubao wa mama. Hii, bila shaka, inasababisha kupungua kwa utendaji, kwani inachukua mara mbili kwa muda mrefu kuhamisha anwani. Ili kuonyesha ni sehemu gani ya anwani inayopitishwa kwa wakati fulani, ishara mbili za msaidizi RAS na CAS hutumiwa. Wakati wa kufikia kiini cha kumbukumbu, basi ya anwani imewekwa kwenye anwani ya safu. Baada ya taratibu kwenye basi imetulia, ishara ya RAS inatumiwa na anwani imeandikwa kwenye rejista ya ndani ya chip ya kumbukumbu. Kisha basi ya anwani imewekwa kwa anwani ya safu wima na ishara ya CAS inatolewa. Kulingana na hali ya mstari wa WE, data inasomwa kutoka kwa seli au imeandikwa kwa seli (data lazima iwekwe kwenye basi ya data kabla ya kuandika). Muda kati ya kuweka anwani na kutoa ishara ya RAS (au CAS) imedhamiriwa na sifa za kiufundi za microcircuit, lakini kawaida anwani imewekwa katika mzunguko mmoja wa basi ya mfumo, na ishara ya udhibiti katika ijayo. Kwa hivyo, kusoma au kuandika seli moja ya RAM yenye nguvu, mizunguko ya saa tano inahitajika, ambayo yafuatayo hutokea: kutoa anwani ya mstari, kutoa ishara ya RAS, kutoa anwani ya safu, kutoa ishara ya CAS, kufanya kazi ya kusoma / kuandika. (katika kumbukumbu tuli, utaratibu unachukua hatua mbili tu hadi tatu).

Mchele. 72. Uainishaji wa RAM yenye nguvu: a) - chips kwa kumbukumbu kuu; b) - microcircuits kwa adapta za video.

Unapaswa pia kukumbuka hitaji la kuunda upya data. Lakini pamoja na kutokwa kwa asili kwa capacitor, kifaa cha umeme pia husababisha kupoteza kwa malipo kwa muda wakati wa kusoma data kutoka kwa DRAM, hivyo baada ya kila operesheni ya kusoma data lazima irejeshwe. Hii inafanikiwa kwa kuandika data sawa tena mara baada ya kuisoma. Wakati wa kusoma habari kutoka kwa seli moja, data ya safu nzima iliyochaguliwa hutolewa mara moja, lakini ni zile tu ambazo ziko kwenye safu ya riba hutumiwa, na zingine zote hazizingatiwi. Kwa hivyo, operesheni ya kusoma kutoka kwa seli moja huharibu data ya safu nzima na lazima irejeshwe. Upyaji wa data baada ya kusoma unafanywa moja kwa moja na mantiki ya interface ya chip, na hii hutokea mara baada ya kusoma mstari.

RAM yenye nguvu isiyolingana. Chipu za RAM zisizobadilika hudhibitiwa na ishara za RAS na CAS, na uendeshaji wao, kimsingi, hauhusiani moja kwa moja na mipigo ya saa ya basi. Kumbukumbu ya Asynchronous ina sifa ya muda wa ziada unaotumiwa kwenye mwingiliano kati ya chips za kumbukumbu na kidhibiti. Kwa hivyo, katika mzunguko wa asynchronous, ishara ya RAS itatolewa tu baada ya mapigo ya saa kufika kwa mtawala na itatambuliwa na chip ya kumbukumbu baada ya muda fulani. Baada ya hayo, kumbukumbu itatoa data, lakini mtawala ataweza kuisoma tu baada ya kuwasili kwa mapigo ya saa inayofuata, kwani lazima ifanye kazi kwa usawa na vifaa vingine vya VM. Kwa hivyo, kuna ucheleweshaji mdogo wakati wa mzunguko wa kusoma / kuandika kwa sababu ya kidhibiti cha kumbukumbu na kidhibiti cha kumbukumbu kinachosubiri.

Chips za DRAM. Chips za kumbukumbu za kwanza za nguvu zilitumia njia rahisi zaidi ya kubadilishana data, mara nyingi huitwa kawaida. Iliruhusu kusoma na kuandika mstari wa kumbukumbu tu kila mzunguko wa saa tano . Hatua za utaratibu kama huo zimeelezewa hapo awali. DRAM ya jadi inalingana na fomula 5-5-5-5. Microcircuti za aina hii zinaweza kufanya kazi kwa masafa hadi 40 MHz na, kwa sababu ya polepole (wakati wa ufikiaji ulikuwa karibu ns 120), haukudumu kwa muda mrefu.

Chips za FPMDRAM. Chipu za RAM zinazotumia hali ya FPM pia ni aina za mapema za DRAM. Kiini cha utawala kilionyeshwa hapo awali. Mchoro wa kusoma wa FPM DRAM unafafanuliwa kwa fomula 5-3-3-3 (jumla ya mizunguko ya saa 14). Matumizi ya mpango wa ufikiaji wa ukurasa wa haraka ulipunguza muda wa kufikia hadi ns 60, ambayo, kwa kuzingatia uwezo wa kufanya kazi kwenye masafa ya juu ya basi, ilisababisha kuongezeka kwa utendaji wa kumbukumbu ikilinganishwa na DRAM ya jadi kwa takriban 70%. Aina hii ya chip ilitumika kwenye kompyuta za kibinafsi hadi karibu 1994.

Chips za EDO DRAM. Hatua inayofuata katika ukuzaji wa RAM inayobadilika ilikuwa IC na hali ya ufikiaji wa ukurasa wa hyperpage(HRM, Hali ya Ukurasa wa Hyper), inayojulikana zaidi kama EDO (Pato la Data Iliyoongezwa - muda ulioongezwa wa kuhifadhi data kwenye utoaji). Kipengele kikuu cha teknolojia ni wakati ulioongezeka wa upatikanaji wa data kwenye pato la microcircuit ikilinganishwa na FPM DRAM. Katika chip za FPM DRAM, data ya pato husalia kuwa halali tu wakati mawimbi ya CAS yanapotumika, ndiyo maana ufikiaji wa safu mlalo ya pili na inayofuata huhitaji mizunguko mitatu ya saa: swichi ya CAS hadi hali inayotumika, saa ya kusomwa data, na ubadilishaji wa CAS kwenda. hali ya kutofanya kazi. Katika EDO DRAM, kwenye makali ya kazi (ya kuanguka) ya ishara ya CAS, data huhifadhiwa kwenye rejista ya ndani, ambapo huhifadhiwa kwa muda baada ya makali ya pili ya kazi ya ishara kufika. Hii inaruhusu data iliyohifadhiwa kutumika wakati CAS tayari iko katika hali ya kutofanya kazi. Kwa maneno mengine, vigezo vya muda vinaboreshwa kwa kuondoa mizunguko ya kusubiri wakati wa uimarishaji wa data kwenye pato la microcircuit.

Chips za BEDO DRAM. Teknolojia ya EDO imeboreshwa na VIA Technologies. Marekebisho mapya ya EDO yanajulikana kama BEDO (Burst EDO). Riwaya ya njia ni kwamba wakati wa upatikanaji wa kwanza, mstari mzima wa microcircuit unasoma, ambayo inajumuisha maneno ya mfululizo wa mfuko. Uhamisho wa mfuatano wa maneno (kubadilisha safu) hufuatiliwa kiotomatiki na kihesabu cha ndani cha chip. Hii huondoa hitaji la kutoa anwani kwa seli zote kwenye pakiti, lakini inahitaji usaidizi kutoka kwa mantiki ya nje. Njia hiyo inakuwezesha kupunguza muda wa kusoma maneno ya pili na inayofuata kwa mzunguko mwingine wa saa, kutokana na ambayo formula inachukua fomu 5-1-1-1.

Chips za EDRAM. Toleo la haraka zaidi la DRAM lilitengenezwa na kampuni tanzu ya Ramtron, Enhanced Memory Systems. Teknolojia inatekelezwa katika anuwai za FPM, EDO na BEDO. Chip ina kasi ya msingi na kumbukumbu ya kache ya ndani. Uwepo wa mwisho ni kipengele kikuu cha teknolojia. Kumbukumbu ya kache ni kumbukumbu tuli (SRAM) yenye uwezo wa biti 2048. Msingi wa EDRAM una safu wima 2048, ambayo kila moja imeunganishwa kwenye kache ya ndani. Wakati wa kufikia seli yoyote, safu mlalo yote (2048 bits) inasomwa kwa wakati mmoja. Mstari wa kusoma umeingia kwenye SRAM, na uhamisho wa habari kwenye kumbukumbu ya cache hauna athari yoyote juu ya utendaji, kwani hutokea katika mzunguko wa saa moja. Wakati ufikiaji zaidi wa seli za safu mlalo sawa unafanywa, data inachukuliwa kutoka kwa kumbukumbu ya kache ya kasi zaidi. Ufikiaji unaofuata wa kernel hutokea wakati wa kufikia seli ambayo haipo kwenye mstari uliohifadhiwa kwenye kumbukumbu ya kache ya chip.

Chips za SDRAM. Kifupi cha SDRAM (Synchronous DRAM) kinatumika kurejelea chips "za kawaida" zinazobadilika za RAM. Tofauti za kimsingi kati ya SDRAM na RAM yenye nguvu isiyolingana iliyojadiliwa hapo juu inaweza kupunguzwa hadi pointi nne:

· njia ya upatanishi ya kuhamisha data kwa basi;

· utaratibu wa conveyor kwa usambazaji wa pakiti;

· matumizi ya benki kadhaa (mbili au nne) za kumbukumbu za ndani;

· uhamisho wa sehemu ya kazi za mtawala wa kumbukumbu kwa mantiki ya microcircuit yenyewe.

Tofauti na BEDO, bomba huruhusu data ya pakiti kuhamishwa saa kwa saa, kuruhusu RAM kufanya kazi vizuri katika masafa ya juu kuliko RAM isiyosawazishwa. Faida za bomba ni muhimu sana wakati wa kupitisha pakiti ndefu, lakini hazizidi urefu wa mstari wa chip.

Athari kubwa inapatikana kwa kugawanya seti nzima ya seli katika safu za ndani za kujitegemea (mabenki). Hii inakuwezesha kuchanganya upatikanaji wa seli katika benki moja na maandalizi ya operesheni inayofuata katika benki zilizobaki (kurejesha nyaya za udhibiti na kurejesha habari). Uwezo wa kuweka mistari mingi ya kumbukumbu wazi kwa wakati mmoja (kutoka benki tofauti) pia husaidia kuboresha utendaji wa kumbukumbu. Wakati wa kufikia mabenki kwa njia mbadala, mzunguko wa kufikia kila mmoja wao hupungua kwa uwiano wa idadi ya benki na SDRAM inaweza kufanya kazi kwa masafa ya juu. Shukrani kwa kihesabu cha anwani kilichojengwa ndani, SDRAM, kama BEDO DRAM, inaruhusu kusoma na kuandika katika hali ya kupasuka, na katika SDRAM urefu wa kupasuka hutofautiana na katika hali ya kupasuka inawezekana kusoma mstari mzima wa kumbukumbu. IC inaweza kuwa na sifa kwa formula 5-1-1-1. Ingawa fomula ya aina hii ya kumbukumbu inayobadilika ni sawa na BEDO, uwezo wa kufanya kazi kwa masafa ya juu inamaanisha kuwa SDRAM iliyo na benki mbili kwa kasi ya saa ya basi ya 100 MHz inaweza karibu mara mbili ya utendaji wa kumbukumbu ya BEDO.

Chipu za DDR SDRAM. Hatua muhimu katika maendeleo zaidi ya teknolojia ya SDRAM ilikuwa DDR SDRAM (Double Data Rate SDRAM - SDRAM na kiwango cha uhamisho wa data mara mbili). Tofauti na SDRAM, urekebishaji mpya hutoa data katika hali ya mlipuko kwenye kingo zote mbili za mapigo ya ulandanishi, kutokana na ambayo matokeo huongezeka maradufu. Kuna vipimo kadhaa vya DDR SDRAM, kulingana na kasi ya saa ya basi ya mfumo: DDR266, DDR333, DDR400, DDR533. Kwa hivyo, bandwidth ya kilele cha chip ya kumbukumbu ya DDR333 ni 2.7 GB / s, na kwa DDR400 ni 3.2 GB / s. DDR SDRAM kwa sasa ndiyo aina ya kawaida ya kumbukumbu inayobadilika katika VM za kibinafsi.

RDRAM, mizunguko midogo ya DRDRAM. Njia za wazi zaidi za kuongeza ufanisi wa processor na kumbukumbu ni kuongeza mzunguko wa saa ya basi au upana wa sampuli (idadi ya bits zilizohamishwa wakati huo huo). Kwa bahati mbaya, majaribio ya kuchanganya chaguo zote mbili hukutana na matatizo makubwa ya kiufundi (kadiri masafa yanavyoongezeka, matatizo ya upatanifu wa sumakuumeme yanazidi kuwa mbaya zaidi; inakuwa vigumu zaidi kuhakikisha kuwa taarifa zote zinazotumwa kwa pamoja zinafika kwa wakati mmoja kwa mtumiaji). DRAM nyingi zinazosawazishwa (SDRAM, DDR) hutumia sampuli pana (biti 64) kwa marudio machache ya basi.

Mbinu tofauti kabisa ya kujenga DRAM ilipendekezwa na Rambus mnamo 1997. Inalenga kuongeza kasi ya saa hadi 400 MHz huku ikipunguza upana wa sampuli hadi biti 16. Kumbukumbu mpya inajulikana kama RDRAM (Rambus Direct RAM). Kuna aina kadhaa za teknolojia hii: Msingi, Sanjari na Moja kwa moja. Kwa ujumla, saa hufanyika kwenye kingo zote za ishara za saa (kama katika DDR), kutokana na ambayo mzunguko unaosababishwa ni 500-600, 600-700 na 800 MHz, kwa mtiririko huo. Chaguzi mbili za kwanza zinakaribia kufanana, lakini mabadiliko katika teknolojia ya Direct Rambus (DRDRAM) ni muhimu sana.

Safu ya GE imegawanywa katika benki. Idadi yao katika kioo yenye uwezo wa 64 Mbit ni 8 huru au benki 16 mbili. Katika benki mbili^, jozi ya benki hushiriki vikuza vya kawaida vya kusoma/kuandika. Msingi wa ndani wa chip una basi ya data ya 128-bit, ambayo inaruhusu byte 16 kuhamishwa kwenye kila anwani ya safu. Wakati wa kurekodi, unaweza kutumia mask ambayo kila biti inalingana na byte moja ya pakiti. Kutumia mask, unaweza kutaja ni ka ngapi za pakiti na ni byte zipi zinapaswa kuandikwa kwa kumbukumbu.

Uendeshaji wa kuandika unaweza kufuata mara moja kusoma - kuchelewa tu inahitajika kwa wakati ishara inasafiri kupitia kituo (kutoka 2.5 hadi 30 ns kulingana na urefu wa kituo). Ili kusawazisha ucheleweshaji wa usambazaji wa bits za kibinafsi za nambari iliyopitishwa, waendeshaji kwenye ubao lazima wawekwe kwa usawa, wawe na urefu sawa (urefu wa mistari haupaswi kuzidi cm 12) na kukidhi mahitaji madhubuti yaliyofafanuliwa na msanidi programu. .

Machapisho yanayopatikana yanataja kazi ya Intel na Rambus kwenye toleo jipya la RDRAM, linaloitwa nDRAM, ambalo litasaidia kuhamisha data kwa masafa hadi 1600 MHz.

Chips za SLDRAM. Mshindani anayewezekana wa RDRAM kama kiwango cha usanifu wa kumbukumbu kwa VM za kibinafsi za siku zijazo ni aina mpya ya RAM inayobadilika iliyotengenezwa na SyncLink Consortium, muungano wa watengenezaji wa VM, unaojulikana kwa kifupi cha SLDRAM. Tofauti na RDRAM, teknolojia ambayo ni mali ya Rambus na Intel, kiwango hiki kimefunguliwa. Katika kiwango cha mfumo, teknolojia zinafanana sana. Data na amri kutoka kwa kidhibiti hadi kwenye kumbukumbu na kurudi kwa SLDRAM hupitishwa katika pakiti za ujumbe 4 au 8. Amri, anwani na ishara za udhibiti hutumwa kwa basi ya amri ya 10-bit ya unidirectional. Data ya kusoma na kuandika hupitishwa kupitia basi ya data ya biti 18 inayoelekeza pande mbili. Mabasi yote mawili hufanya kazi kwa masafa sawa. Kwa sasa, mzunguko huu bado ni 200 MHz, ambayo, shukrani kwa teknolojia ya DDR, ni sawa na 400 MHz. Vizazi vifuatavyo vya SLDRAM vinapaswa kufanya kazi kwa masafa ya 400 MHz na ya juu, ambayo ni, kutoa mzunguko mzuri wa zaidi ya 800 MHz.

Chips za ESDRAM. Hili ni toleo la usawazishaji la EDRAM ambalo hutumia mbinu sawa ili kupunguza muda wa ufikiaji. Operesheni ya kuandika, tofauti na operesheni ya kusoma, hupita akiba, ambayo huongeza utendaji wa ESDRAM wakati wa kurejesha usomaji kutoka kwa mstari tayari kwenye kache. Shukrani kwa uwepo wa benki mbili kwenye chip, muda wa chini kutokana na maandalizi ya shughuli za kusoma / kuandika hupunguzwa. Hasara za microcircuit zinazozingatiwa ni sawa na za EDRAM - mtawala ni ngumu zaidi, kwani ni lazima kusoma uwezo wa kujiandaa kwa kusoma mstari mpya wa kernel kwenye kumbukumbu ya cache. Kwa kuongeza, kwa mlolongo wa kiholela wa anwani, kumbukumbu ya cache hutumiwa kwa ufanisi.

Chips za CDRAM. Aina hii ya RAM ilitengenezwa na Mitsubishi Corporation, na inaweza kuzingatiwa kama toleo lililosahihishwa la ESDRAM, lisilo na kasoro kadhaa. Uwezo wa kumbukumbu ya cache na kanuni ya kuweka data ndani yake imebadilishwa. Uwezo wa kizuizi kimoja cha kache umepunguzwa hadi biti 128, kwa hivyo kashe ya kilobit 16 inaweza kuhifadhi wakati huo huo nakala za maeneo 128 ya kumbukumbu, ikiruhusu matumizi bora ya kache. Uingizwaji wa sehemu ya kumbukumbu ya kwanza iliyowekwa kwenye kashe huanza tu baada ya kizuizi cha mwisho (128) kujazwa. Njia za ufikiaji pia zimebadilika. Kwa hivyo, chip hutumia mabasi ya anwani tofauti kwa kache tuli na msingi unaobadilika. Kuhamisha data kutoka kwa msingi wa nguvu hadi kumbukumbu ya kache hujumuishwa na kutoa data kwa basi, kwa hivyo uhamishaji wa mara kwa mara lakini mfupi haupunguzi utendaji wa IC wakati wa kusoma habari nyingi kutoka kwa kumbukumbu na kuweka CDRAM sambamba na ESDRAM, na wakati wa kusoma. kwa anwani zilizochaguliwa, CDRAM inashinda kwa uwazi. Ikumbukwe, hata hivyo, kwamba mabadiliko hapo juu yalisababisha ugumu zaidi wa mtawala wa kumbukumbu.

Kama ilivyoelezwa tayari, habari katika seli RAM yenye nguvu kuwakilishwa kama kuwepo au kutokuwepo kwa malipo kwenye capacitor. Mchoro wa seli ya kumbukumbu YAP Kumbukumbu inayobadilika kwenye transistor moja ya MOS yenye p-chaneli iliyochochewa imeonyeshwa kwenye Mtini. 6.6 (imeangaziwa kwa mstari wa nukta). Mchoro pia unaonyesha vipengele vya kawaida vya n- seli za safu moja. Faida kuu ya mpango huu ni alama yake ndogo. Capacitor ya kuhifadhi C 1 ina muundo wa MIS na imetengenezwa kwa mzunguko mmoja wa kiteknolojia. Thamani ya uwezo wake ni mia moja ya picofarads. Capacitor C Gharama 1 ya habari ya duka. Transistor VT 1 hufanya kama swichi inayohamisha malipo ya capacitor kwenye basi ya data kidogo SD wakati wa kusoma, au kuchaji capacitor wakati wa kuandika. Katika hali ya kuhifadhi, uwezo mmoja wa mantiki lazima uwepo kwenye mstari wa anwani, chini ya ushawishi ambao transistor VT 1 itafungwa ( U ziVT 1 ?0) na capacitor C 1 imetenganishwa na basi ya data SD. Capacitor imeunganishwa kwenye basi ya data kwa sifuri ya mantiki kwenye mstari. Wakati huo huo, transistor VT Voltage 1 imetumika U zi.VT 1 <0, что приводит к его открыванию.

Mchele. 6.6. Mchoro wa mpangilio wa seli ya RAM inayobadilika yenye vipengele vya uandishi na amplifier ya kusoma.

Tangu basi data SD huunganisha seli zote za kumbukumbu za safu iliyotolewa, basi ina sifa ya urefu mkubwa na uwezo wake ni muhimu. Kwa hiyo, wakati wa kufungua transistor VT 1 uwezo wa basi ya data hubadilika kidogo. Ili uwezekano wa kutosha SD tambua kipekee na kiwango cha voltage cha sifuri kimantiki au mantiki, amplifier ya msingi wa transistor hutumiwa. VT 2 na kupinga R. Mara tu kabla ya kusoma, uwezo wa basi ya data huchajiwa tena kwa kuiunganisha kwa chanzo cha nguvu kupitia transistor. VT 4. Hii inafanywa ili kurekebisha uwezo wa basi ya data. Wakati wa kusoma habari, ugawaji wa malipo ya capacitor na malipo ya basi ya data hutokea, na kusababisha habari iliyohifadhiwa kwenye capacitor. NA 1, imeharibiwa. Kwa hiyo, katika mzunguko wa kusoma ni muhimu kurejesha (kurejesha) malipo ya capacitor. Kwa madhumuni haya, na pia kwa kuandika maadili mapya kwa seli ya kumbukumbu, transistors hutumiwa VT 3 na VT 4, ambayo huunganisha basi ya data kwa usambazaji wa nishati au kwa sifuri uwezo wa kawaida. Ili kuandika kitengo cha mantiki kwenye kiini cha kumbukumbu, ni muhimu kufungua transistor VT4 na thamani ya sifuri ya ishara ya kudhibiti "" na kuunganisha chanzo cha nguvu kwenye basi ya data. Ili kurekodi sifuri ya kimantiki, ni muhimu kufungua transistor VT3 na uwezo wa sifuri kwenye pembejeo "". Ugavi wa wakati mmoja wa zero za kimantiki kwa pembejeo "" na "" haziruhusiwi, kwa sababu hii itasababisha mzunguko mfupi wa usambazaji wa umeme kwa waya wa kawaida wa ardhi.

Katika Mtini. Mchoro 6.7 unaonyesha mfano wa muundo wa chip ya RAM yenye nguvu ya 64kbit. Data katika chip hii ya kumbukumbu inawakilishwa kama biti 64k za kibinafsi, i.e. umbizo la kumbukumbu 64k?1. Pembejeo na pato hufanywa tofauti, ambayo jozi ya matokeo hutolewa D.I.(pembejeo) na FANYA(Utgång). Kuna anwani nane za kuingiza anwani A 0 — A 7. Kushughulikia seli za kumbukumbu 64k hufanywa na anwani kumi na sita A 0 — A 15 . Na kwanza kwenye milango A 0-A Nambari 7 nane zisizo na maana zimetolewa A 0 – A Anwani 7, na kisha tarakimu nane muhimu zaidi A 8 – A 15 . Biti nane za chini za anwani zimeunganishwa kwenye rejista ya anwani ya safu kwa kutumia ishara (ishara ya kuchota safu). Sehemu nane muhimu zaidi za anwani zimeunganishwa kwenye rejista ya anwani ya safu kwa kutumia ishara (ishara ya kuchota safu). Njia hii ya uwasilishaji wa msimbo wa anwani inaitwa wakati wa kuzidisha. Multiplexing inakuwezesha kupunguza idadi ya pini kwenye chip. Seli za kumbukumbu zimepangwa katika matrix ya safu 128 na safu wima 512. Avkodare kamba huzalisha ishara ya anwani kwa sampuli za seli za kumbukumbu i- mstari, i.e. moja ya mistari 128 imechaguliwa. Ufikiaji wa safu mlalo husababisha muunganisho wa seli 512 za kumbukumbu kupitia mabasi ya data kidogo yanayolingana SD safu hii kwa vikuza hisia (moja kwa safu). Katika kesi hii, capacitors ya uhifadhi wa seli zote za kumbukumbu za safu iliyochaguliwa hurejeshwa kiatomati kwa kiwango cha awali kwa sababu ya upitishaji wa ishara iliyoinuliwa kupitia mzunguko wa maoni. Utaratibu huu unaitwa kuzaliwa upya kwa kumbukumbu. Avkodare safu huchagua moja ya vikuza hisia 512. Kidogo kilichochaguliwa katika hali ya kusoma ni pato kwa mstari FANYA. Ikiwa ishara ya kurekodi inafanya kazi wakati huo huo na ishara kwenye ishara iliyowekwa tayari, basi kidogo kutoka kwa pembejeo D.I. itaandikwa kwa seli ya kumbukumbu iliyochaguliwa, na matokeo FANYA Microcircuit inabaki katika hali ya mbali wakati wa mzunguko mzima wa kuandika.

Mchele. 6.7. Muundo wa chipu inayobadilika ya RAM.

Katika Mtini. Mchoro 6.8 unaonyesha michoro ya saa inayoelezea utendakazi wa RAM inayobadilika. Katika hali ya kusoma (Mchoro 6.8, A) bits nane za utaratibu wa chini hutolewa kwa pembejeo za anwani za microcircuit A 0 – A Anwani 7, baada ya hapo ishara huzalishwa, na safu ya matrix huchaguliwa kwa mujibu wa anwani iliyopokelewa. Seli zote za kumbukumbu za safu mlalo iliyochaguliwa zina chaji ya capacitor yake imeundwa upya. Ifuatayo, bits nane muhimu zaidi za anwani hutolewa kwa pembejeo za anwani za microcircuit, baada ya hapo ishara hutolewa. Ishara hii huchagua kiini cha kumbukumbu kinachohitajika kutoka kwa safu iliyochaguliwa na habari iliyosomwa inatumwa kwa matokeo ya microcircuit. FANYA. Katika hali ya kusoma, muda kati ya ishara na kuonekana kwa data kwenye pato FANYA inayoitwa wakati wa sampuli t katika.

Mchele. 6.8.Mchoro wa muda wa uendeshaji wa RAM wenye nguvu.

Katika hali ya kurekodi (Mchoro 6.8, b) wakati wa mzunguko wa kurekodi t cz muda wa muda kati ya kuonekana kwa ishara na mwisho wa ishara huchukuliwa. Wakati ishara inaonekana, data iliyorekodi lazima iwe tayari kuwasili kwenye pembejeo D.I.. Ishara kawaida hutolewa kabla ya ishara.

Kwa kila aina ya chipu inayobadilika ya RAM, vitabu vya marejeleo hutoa vigezo vya muda vinavyodhibiti muda wa mawimbi ya udhibiti yanayotolewa kwa chip, pamoja na mpangilio wa mfululizo wao wa pande zote mbili.

Malipo kwenye capacitor ya nguvu ya RAM hupungua kwa muda kutokana na kuvuja, hivyo ili kuhifadhi yaliyomo ya kumbukumbu, mchakato wa kuzaliwa upya wa kila seli ya kumbukumbu lazima kutokea baada ya muda fulani. Kwa hiyo, ili kuzuia capacitors ya kuhifadhi kutoka kutekeleza, ni muhimu kufikia kila safu ya matrix baada ya muda fulani. Katika hali ya kawaida ya uendeshaji wa RAM, hali hii haipatikani, kwani baadhi ya seli hupatikana mara kwa mara, wakati wengine hupatikana mara chache sana. Kwa hiyo, kitengo maalum kinachohusika na kuzaliwa upya kwa kumbukumbu kinahitajika. Kizuizi hiki kinapaswa, kwa kukosekana kwa ufikiaji wa RAM kutoka kwa vifaa vya nje, kuunda kwa mzunguko kwenye pembejeo za anwani A 0-A 6 maadili ya anwani zote zinazowezekana, zikiambatana na kila moja yao na ishara ya kudhibiti, i.e. fanya ufikiaji wa mzunguko kwa safu zote 128 za matrix ya seli za kumbukumbu. Upyaji lazima pia ufanyike kwa wakati huo wakati RAM inatumiwa na vifaa, kusimamisha mwingiliano wa RAM na vifaa hivi wakati wa kuzaliwa upya, i.e. kwa kuweka vifaa hivi katika hali ya kusubiri.

Kutoka hapo juu inafuata kwamba matumizi ya RAM yenye nguvu inahitaji mzunguko wa kudhibiti ngumu. Ikiwa tunazingatia kwamba upatikanaji wa RAM na vifaa vinavyofanya kazi na upatikanaji wa mzunguko wa kuzaliwa upya hautegemei kila mmoja, kwa hiyo, wanaweza kutokea wakati huo huo, basi mzunguko unahitajika ili kuhakikisha kuagiza kwa upatikanaji huu. Kwa madhumuni haya, kuna nyaya zinazodhibiti uendeshaji wa RAM yenye nguvu. Hizi ni kinachojulikana kama vidhibiti vya nguvu vya RAM vinavyotekelezwa kwenye chip moja. Matumizi yao yanaweza kurahisisha sana ujenzi wa kumbukumbu kwenye RAM yenye nguvu.

Kiongozi katika uzalishaji wa chips za RAM za nguvu leo ni Samsung. Uwezo wa chip moja ya DRAM hufikia MB 128 au zaidi. Kwa kuongeza, kampuni hii inatoa idadi ya mawazo ya juu ili kuhakikisha utendaji wa juu. Kwa mfano, shughuli za kusoma na kuandika zinafanywa mara mbili katika mzunguko wa saa moja - kwenye kingo za kupanda na kushuka za mapigo ya saa. Mitsubishi imependekeza dhana ya kupachika kumbukumbu ndogo ya kache tuli (Cashed DRAM) kwenye chip za kumbukumbu zinazobadilika, ambazo huhifadhi data inayoombwa mara kwa mara.

Vifaa vya kumbukumbu ya ufikiaji bila mpangilio huruhusu uhifadhi wa taarifa iliyorekodi mradi tu nishati inatolewa kwa chip. Walakini, seli ya uhifadhi ya SRAM inachukua eneo kubwa, kwa hivyo kwa RAM yenye uwezo mkubwa, capacitor hutumiwa kama seli ya kuhifadhi. Malipo ya uwezo huu kwa kawaida hupungua kwa muda, kwa hiyo ni lazima ichaji tena kwa muda wa takriban 10 ms. Kipindi hiki kinaitwa kipindi cha kuzaliwa upya. Uwezo huo huchajiwa tena wakati seli ya kumbukumbu inasomwa, kwa hivyo ili kuunda upya habari inatosha kusoma tu seli ya kumbukumbu iliyorejeshwa.

Mchoro wa kipengele cha uhifadhi wa RAM na muundo wake umeonyeshwa kwenye Mchoro 1.

Kielelezo 1. Mchoro wa kipengele cha hifadhi ya RAM yenye nguvu na muundo wake

Wakati wa kusoma malipo ya uwezo, ni muhimu kuzingatia kwamba uwezo wa mstari wa kusoma ni mkubwa zaidi kuliko uwezo wa kiini cha kuhifadhi. Grafu za mabadiliko ya voltage kwenye mstari uliosomwa wakati wa kusoma habari kutoka kwa seli ya kumbukumbu bila kutumia kuzaliwa upya huonyeshwa kwenye Mchoro 2.

Kielelezo 2. Grafu za mabadiliko ya voltage kwenye mstari wa kusoma wakati wa kusoma habari kutoka kwa kiini cha kumbukumbu

Hapo awali, nusu ya nguvu ya microcircuit iko kwenye mstari wa kuandika / kusoma. Unapounganishwa kwenye mstari wa kuandika / kusoma wa kiini cha kumbukumbu, malipo yaliyohifadhiwa kwenye kiini cha kumbukumbu hubadilisha voltage kwenye mstari kwa kiasi kidogo cha DU. Sasa voltage hii lazima irejeshwe kwa kiwango chake cha kimantiki cha asili. Ikiwa ongezeko la voltage DU lilikuwa chanya, basi voltage lazima iletwe kwenye voltage ya usambazaji wa microcircuit. Ikiwa ongezeko la DU lilikuwa hasi, basi voltage lazima iletwe kwa kiwango cha waya wa kawaida.

Ili kurejesha voltage ya awali iliyohifadhiwa kwenye kiini cha kumbukumbu, mzunguko hutumia voltage iliyounganishwa kati ya mistari miwili ya kuandika / kusoma. Mchoro wa uunganisho huo umeonyeshwa kwenye Mchoro 3. Mzunguko huu, kutokana na maoni mazuri, hurejesha thamani ya awali ya voltage katika kipengele cha kumbukumbu kilichounganishwa na mstari wa kusoma uliochaguliwa. Hiyo ni, wakati seli inasoma, malipo yaliyohifadhiwa ndani yake yanafanywa upya.

Mchoro 3. Mchoro wa hatua ya kuzaliwa upya ya RAM yenye nguvu

Ili kupunguza muda wa kuzaliwa upya, microcircuit imeundwa kwa njia ambayo wakati seli moja ya kumbukumbu inasomwa kwenye safu ya matrix ya kumbukumbu, safu nzima inafanywa upya.

Kipengele cha RAM inayobadilika ni kuzidisha kwa basi ya anwani. Anwani ya safu mlalo na safu wima hupitishwa kwa njia mbadala. Anwani ya safu mlalo inalandanishwa na ishara ya strobe RAS# (Mstari wa Anwani ya Safu), na anwani ya safu wima inasawazishwa na CAS# (Safu ya Adress Strobe). Kuzidisha anwani hukuruhusu kupunguza idadi ya pini za chip za RAM. Picha ya chipu inayobadilika ya RAM inaonyeshwa kwenye Mchoro 4, na michoro ya saa ya kufikia RAM inayobadilika inaonyeshwa kwenye Mchoro 5.

Mchoro 4. Mchoro wa RAM yenye nguvu kwenye michoro ya mzunguko

Kielelezo 5. Mchoro wa muda wa upatikanaji wa RAM yenye nguvu

Hivi ndivyo jinsi kazi na RAM yenye nguvu imefanywa kwa muda mrefu. Kisha ikagunduliwa kuwa kawaida ufikiaji unafanywa kwa data iliyo kwenye seli za kumbukumbu za jirani, kwa hivyo sio lazima kusambaza anwani ya safu kila wakati wakati wa kusoma au kuandika. Data ilianza kuandikwa au kusomwa katika vizuizi na anwani ya mstari ilipitishwa tu mwanzoni mwa kizuizi. Katika kesi hii, unaweza kupunguza muda wa jumla wa kufikia RAM yenye nguvu na hivyo kuongeza kasi ya kompyuta.

Njia hii ya kufikia RAM inayobadilika inaitwa hali ya ufikiaji wa ukurasa haraka FPM (Njia ya Ukurasa wa Haraka). Urefu wa kizuizi cha data kilichosomwa ni maneno manne. Ili kukadiria wakati wa hali ya ufikiaji wa kumbukumbu kama hiyo, wakati hupimwa katika mizunguko ya basi ya mfumo wa processor. Katika hali ya kawaida ya kufikia kumbukumbu, muda wa kufikia ni sawa kwa maneno yote. Kwa hivyo, mzunguko wa kupata kumbukumbu yenye nguvu unaweza kuandikwa kama 5-5-5-5. Katika hali ya ufikiaji wa haraka wa ukurasa, mzunguko wa ufikiaji wa kumbukumbu wenye nguvu unaweza kuandikwa kama 5-3-3-3, ambayo ni, wakati wa kufikia seli ya kwanza haibadilika ikilinganishwa na kesi ya awali, na kusoma seli zinazofuata hupunguzwa hadi tatu. mizunguko ya saa. Wakati huo huo, muda wa wastani wa upatikanaji wa kumbukumbu hupunguzwa kwa karibu mara moja na nusu. Mchoro wa kuweka muda wa modi ya FPM umeonyeshwa kwenye Mchoro 6.

Mchoro 6. Mchoro wa muda wa ufikiaji wa RAM inayobadilika katika hali ya FPM

Njia nyingine ya kuongeza kasi ya RAM ni kutumia chips za EDO (Extended Data Out). Katika RAM ya EDO, amplifiers za regenerator hazijawekwa upya mwishoni mwa CAS # strobe, kwa hiyo kuna muda zaidi wa kusoma data katika hali hii. Sasa, ili kuweka muda wa kusoma kwa kiwango sawa, unaweza kuongeza mzunguko wa saa ya basi ya mfumo na hivyo kuongeza kasi ya kompyuta. Kwa RAM ya EDO, mzunguko wa ufikiaji wa kumbukumbu unaobadilika unaweza kuandikwa kama 5-2-2-2.

Hatua inayofuata katika ukuzaji wa saketi za RAM zenye nguvu ilikuwa matumizi ya kihesabu safu kama sehemu ya RAM. Hiyo ni, wakati anwani ya seli inapohamia safu inayofuata ya matrix ya hifadhi, anwani ya safu huongezwa (kuongezeka) moja kwa moja. RAM hii inaitwa BEDO (Batch Access RAM). Katika aina hii ya RAM, iliwezekana kufikia hali ya kufikia kumbukumbu ya nguvu ya 5-1-1-1.

Katika RAM yenye nguvu ya synchronous (SDRAM), ongezeko zaidi la utendaji hupatikana kupitia utumiaji wa usindikaji wa mawimbi ya bomba. Kama unavyojua, unapotumia bomba, unaweza kugawanya operesheni ya kusoma au kuandika katika shughuli ndogo ndogo, kama vile kuchukua safu, kuchota safu, kusoma seli za kumbukumbu, na kufanya shughuli hizi kwa wakati mmoja. Katika kesi hii, wakati habari iliyosomwa hapo awali inapitishwa kwa pato, safu wima ya seli ya kumbukumbu ya sasa imesimbwa na safu mlalo ya seli inayofuata ya kumbukumbu imesimbwa. Utaratibu huu umeonyeshwa kwenye Mchoro 7

Kielelezo 7. Mchoro wa kuzuia wa bomba la usindikaji wa data

Kutoka kwa takwimu hapo juu inaweza kuonekana kwamba, pamoja na ukweli kwamba wakati wa kusoma kiini kimoja cha kumbukumbu, muda wa kufikia RAM huongezeka, wakati wa kusoma seli kadhaa za kumbukumbu za jirani, utendaji wa jumla wa chips za RAM za synchronous huongezeka. http://www.epos.kiev.ua/pubs/pm/pc133.htm

Fasihi:

Pamoja na kifungu "Kumbukumbu ya Upataji wa Nasibu ya Nguvu" soma: