Большинство из применяемых в настоящее время типов микросхем оперативной памяти не в состоянии сохранять данные без внешнего источника энергии, т.е. являются энергозависимыми (volatile memory). Широкое распространение таких устройств связано с рядом их достоинств по сравнению с энергонезависимыми типами ОЗУ (non-volatile memory): большей емкостью, низким энергопотреблением, более высоким быстродействием и невысокой себестоимостью хранения единицы информации.

Энергозависимые ОЗУ можно подразделить на две основные подгруппы: динамическую память (DRAM - Dynamic Random Access Memory) и статическую память (SRAM - Static Random Access Memory).

Статическая и динамическая оперативная память

В статических ОЗУ запоминающий элемент может хранить записанную информацию неограниченно долго (при наличии питающего напряжения). Запоминающий элемент динамического ОЗУ способен хранить информацию только в течение достаточно короткого промежутка времени, после которого информацию нужно восстанавливать заново, иначе она будет потеряна. Динамические ЗУ, как и статические, энергозависимы.

Роль запоминающего элемента в статическом ОЗУ исполняет триггер. Такой триггер представляет собой схему с двумя устойчивыми состояниями, обычно состоящую из четырех или шести транзисторов (рис. 5.7). Схема с четырьмя транзисторами обеспечивает большую емкость микросхемы, а следовательно, меньшую стоимость, однако у такой схемы большой ток утечки, когда информация просто хранится. Также триггер на четырех транзисторах более чувствителен к воздействию внешних источников излучения, которые могут стать причиной потери информации. Наличие двух дополнительных транзисторов позволяет в какой-то мере компенсировать упомянутые недостатки схемы на четырех транзисторах, но, главное - увеличить быстродействие памяти.

Рис. 5.7. Запоминающий элемент статического ОЗУ

Запоминающий элемент динамической памяти значительно проще. Он состоит из одного конденсатора и запирающего транзистора (рис. 5.8).

Рис. 5.8. Запоминающий элемент динамического ОЗУ

Наличие или отсутствие заряда в конденсаторе интерпретируются как 1 или 0 соответственно. Простота схемы позволяет достичь высокой плотности размещения ЗЭ и, в итоге, снизить стоимость. Главный недостаток подобной технологии связан с тем, что накапливаемый на конденсаторе заряд со временем теряется. Даже при хорошем диэлектрике с электрическим сопротивлением в несколько тераом (10 12 Ом) используемом при изготовлении элементарных конденсаторов ЗЭ, заряд теряется достаточно быстро. Размеры у такого конденсатора микроскопические, а емкость имеет порядок 1СГ 15 Ф. При такой емкости на одном конденсаторе накапливается всего около 40 000 электронов. Среднее время утечки заряда ЗЭ динамической памяти составляет сотни или даже десятки миллисекунд, поэтому заряд необходимо успеть восстановить в течение данного отрезка времени, иначе хранящаяся информация будет утеряна. Периодическое восстановление заряда ЗЭ называется регенерацией и осуществляется каждые 2-8 мс,

В различных типах ИМС динамической памяти нашли применение три основных метода регенерации:

Одним сигналом RAS (ROR - RAS Only Refresh);

Сигналом CAS, предваряющим сигнал RAS (CBR - CAS Before RAS);

Автоматическая регенерация (SR - Self Refresh).

Регенерация одним RAS использовалась еще в первых микросхемах DRAM. На шину адреса выдается адрес регенерируемой строки, сопровождаемый сигналом RAS. При этом выбирается строка ячеек и хранящиеся там данные поступают на внутренние цепи микросхемы, после чего записываются обратно. Так как сигнал CAS не появляется, цикл чтения/записи не начинается. В следующий раз на шину адреса подается адрес следующей строки и т. д., пока не восстановятся все ячейки, после чего цикл повторяется. К недостаткам метода можно отнести занятость шины адреса в момент регенерации, когда доступ к другим устройствам ВМ блокирован.

Особенность метода CBR в том, что если в обычном цикле чтения/записи сигнал RAS всегда предшествует сигналу CAS, то при появлении сигнала CAS первым начинается специальный цикл регенерации. В этом случае адрес строки не передается, а микросхема использует свой внутренний счетчик, содержимое которого увеличивается на единицу при каждом очередном CBR-цикле. Режим позволяет регенерировать память, не занимая шину адреса, то есть более эффективен.

Автоматическая регенерация памяти связана с энергосбережением, когда система переходит в режим «сна» и тактовый генератор перестает работать. При отсутствии внешних сигналов RAS и CAS обновление содержимого памяти методами ROR или CBR невозможно, и микросхема производит регенерацию самостоятельно, запуская собственный генератор, который тактирует внутренние цепи регенерации.

Область применения статической и динамической памяти определяется скоростью и стоимостью. Главным преимуществом SRAM является более высокое быстродействие (примерно на порядок выше, чем у DRAM). Быстрая синхронная SRAM может работать со временем доступа к информации, равным времени одного тактового импульса процессора. Однако из-за малой емкости микросхем и высокой стоимости применение статической памяти, как правило, ограничено относительно небольшой по емкости кэш-памятью первого (L1), второго (L2) или третьего (L3) уровней. В то же время самые быстрые микросхемы динамической памяти на чтение первого байта пакета все еще требуют от пяти до десяти тактов процессора, что замедляет работу всей ВМ. Тем не менее благодаря высокой плотности упаковки ЗЭ и низкой стоимости именно DRAM используется при построении основной памяти ВМ.

В синхронной памяти все процессы при выполнении операций записи и чтения данных согласованы во времени с тактовой частотой центрального процессора (или системной шины), т.е. память и центральный процессор работают синхронно без циклов ожидания. Информация передается в пакетах, использующих высокоскоростной синхронизированный интерфейс.

Память типа SDRAM. Рассмотрим основные особенности синхронной динамической памяти SDRAM.

Состав и назначение сигналов. В состав сигналов синхронной памяти входят сигналы RAS #, CAS #, WE #, MA #, которые выполняют те же функции, что и в асинхронной динамической памяти. Помимо приведенных сигналов используются сигналы, свойственные только динамической памяти SDRAM. К ним относятся:

• CLK (Clock) – тактовые импульсы синхронизации, действующие по положительному перепаду (0 → 1);
• СКЕ (Clock Enable) – разрешение/запрещение синхронизации при СКЕ= 1/0. Отсутствие синхроимпульсов уменьшает энергопотребление памяти. Переход в режим с пониженным энергопотреблением осуществляется с помощью специальных команд при СКЕ= 0. Следует выделить три режима :

■ режим пониженного потребления (Power Down Mode), реализующийся командами NOP или INHBT. В этих режимах микросхема памяти не воспринимает управляющих команд. Длительность пребывания в них ограничена периодом регенерации;

■ режим приостановки синхронизации (Clock Suspend Mode), в котором отсутствует передача данных и не воспринимаются новые команды. В этот режим микросхема переходит во время выполнения команды чтения или записи при установке сигнала СКЕ=0;

■ режим саморегенерации, в который микросхема переходит по команде Self Refresh. В этом режиме периодически выполняются циклы регенерации по внутреннему таймеру при отключенной внешней синхронизации;

• CS # (Chip Select) – выбор микросхемы. При CS# = 0 разрешается декодирование команд; при CS # = 1 декодирование команд запрещается, однако выполнение начатых команд продолжается;
• BSO, BSl (Bank Select) или ВA 0, ВA 1 (Bank Address) – выбор банка, к которому адресуется команда;
• Д и А 1 задают адрес столбца, сигнал А 10 = 1 включает режим автопредзаряда. В циклах Precharge сигнал A 10=1 включает режим предзаряда всех банков независимо от значений сигналов 550, 551;
• DQ (Data Input/Output) – двунаправленные линии ввода-вывода данных;
• DQM (Data Mask) – маскирование данных. В цикле чтения при DQM= 1 шина данных через два такта переводится в высокоимпедансное состояние (отключается). В цикле записи при DQM – 1 запрещается запись текущих данных, при DQM = 0 разрешается запись без задержки.

Микросхемы SDRAM располагают двумя или более банками, а также счетчиками адреса столбцов. К достоинствам синхронного интерфейса SDRAM следует отнести то, что в сочетании с внутренней мультибанковой организацией он способен обеспечить высокую производительность памяти при частых обращениях.

В памяти SDRAM имеется возможность активизации строк в нескольких банках. Каждая строка активизируется своей командой ACT во время выполнения любой операции с другим банком. После активизации строки выбранного банка при записи и чтении строку можно закрывать не сразу, а после выполнения серии обращений к ее элементам. Для обращения к открытой строке требуемого банка используются команды чтения RD и записи WR, в которых указаны адрес столбца и номер банка. Можно так организовать процессы записи/чтения, что шина данных в каждом такте будет нести очередную порцию данных для серии обращений к разным областям памяти. Так как дтя обращений не требуются команды активизации, они будут выполняться быстрее. С помощью сигнала выборки микросхемы CS# можно держать открытыми строки в банках разных микросхем, объединенных общей шиной памяти.

С помощью счетчика весьма просто реализуется пакетный режим работы. При инициализации могут быть запрограммированы длина пакета (1, 2, 4, 8 элементов), порядок адресов в пакете (чередующийся или линейный) и операционный режим (пакетный режим для всех операций или только для чтения). С помощью сигнала DQM = 1 в режиме записи осуществляется блокирование записи любого элемента пакета, а в режиме чтения – перевод в высокоимпедансное состояние буфера данных.

Благодаря исключению циклов ожидания, чередованию адресов, пакетному режиму, трехступенчатой конвейерной адресации удалось сократить время рабочего цикла микросхемы до 8...10 нс (1: 10 нс = 100 МГц) и повысить скорость передачи данных до 800 Мбайт/с при тактовой частоте системной шины 100 МГц.

Память типа DDR SDRAM (Dual Data Rate – удвоенная скорость данных). Основная особенность памяти DDR по отношению к обычной SDRAM состоит в том, что переключение данных производится по фронту и срезу тактовых импульсов системной шины. Это дает возможность выполнить два обращения за тактовый интервал и повысить быстродействие в два раза. При передаче данных по фронту и срезу импульсов синхронизации к временным параметрам управляющих сигналов и данных предъявляются повышенные требования. Для их удовлетворения приняты следующие меры: введен стробирующий сигнал DQS; используются два синхроимпульса CLK1 и CLK2, а также дополнительные аппаратные средства. В отличие от обычных микросхем SDRAM, у которых данные для записи передаются одновременно с командой, в DDR SDRAM данные для записи подаются с задержкой на один такт (Write Latency). Значение CAS Latency может быть дробным (CL = 2, 2,5, 3).

На частоте 100 МГц DDR SDRAM имеет пиковую производительность 200 Мбит на один вывод (пин), что в составе 8-байтных модулей DIMM соответствует производительности 1600 Мбайт/с. На частоте 133 МГц производительность составляет 2100 Мбайт/с.

Память типа RDRAM. В 1992 г. американская фирма Rambus приступила к разработке нового типа памяти, которая получила название RDRAM (Rambus DRAM). Запоминающее ядро этой памяти построено на обычных КМОП-ячейках динамической памяти. Однако интерфейс памяти существенным образом отличался от традиционного синхронного интерфейса. Высокоскоростной интерфейс Rambus RDRAM обеспечивает возможность передачи данных со скоростью до 600 Мбайт/с через шину данных разрядностью 1 байт. Эффективная пропускная способность достигает величины 480 Мбайт/с, что в 10 раз превышает аналогичный показатель для устройств EDO DRAM. Время доступа к ряду ячеек памяти составляет менее 2 нс в расчете на байт, а время задержки (время доступа к первому байту массива данных) – 23 нс. При обмене большими массивами данных память Rambus является оптимальным вариантом в смысле отношения производительность/стоимость . Дальнейшим развитием стал интерфейс Direct DRAM, или просто DDRAM, с 16-разрядной (18-разрядной для микросхем с битами контроля) шиной данных. Память RDRAM используется в высокопроизводительных персональных компьютерах с 1999 г. и поддерживается в наборах микросхем системной логики.

Структура подсистемы памяти RDRAM состоит из контроллера памяти, капала и собственно микросхем памяти (рис. 10.9).

Память RDRAM по отношению к другим типам памяти (FPM/EDO и SDRAM) имеет следующие отличительные особенности:

• является устройством с узким каналом передачи данных. Количество данных, передаваемых за один такт, составляет всего 16 бит, не считая двух дополнительных битов контроля по четности;
• благодаря небольшому числу (30) линий канала и специально принятым мерам по их расположению тактовая частота канала увеличена

Рис. 10.9.

до 400 МГц, что обеспечивает производительность, равную 16x400x2/8 = 1600 Мбайт/с (с учетом передачи данных по фронту и срезу синхроимпульсов). Для повышения производительности можно использовать двух- и четырехканальные RDRAM, которые позволяют увеличить скорость передачи данных до 3,2 или 6,4 Мбайт/с соответственно. Двухканальная память РС800 RDRAM, используемая в настоящее время, является наиболее быстрым типом памяти (ненамного опережая РС2100 DDR SDRAM);

• передача адреса ячейки происходит по отдельным шинам: одна – для адреса строки, другая – для адреса столбца. Передача адресов осуществляется последовательными пакетами. В процессе работы RDRAM выполняется конвейерная выборка из памяти, причем адрес может передаваться одновременно с данными;
• для повышения производительности было предложено еще одно конструктивное решение: передача управляющей информации отделена от передачи данных по шине. Для этого предусмотрены независимые схемы управления и выделены две группы шин: адресные шины для команд выбора строки и столбца и информационная шина для передачи данных шириной 2 байта;
• потребляет мало энергии. Напряжение питания модулей памяти R1MM, как и устройств RDRAM, достигает только 2,5 В. Напряжение низковольтного сигнала изменяется от 1,0 до 1,8 В, т.е. перепад напряжений равен 0,8 В. Кроме того, RDRAM имеет четыре режима пониженного потребления энергии и может автоматически переходить в режим ожидания на завершающей стадии транзакции, что позволяет еще больше экономить потребляемую мощность.

Память с виртуальными каналами – VC SDRAM. Назначение памяти. В современном компьютере доступ к оперативной памяти осуществляется различными устройствами. Одни из устройств (программы, которые выполняются параллельно в многозадачной операционной системе) бронируют для себя определенные области памяти. Такие устройства, как процессор, IDE- и SCSI-контроллеры, звуковые карты и видеокарты AGP и другие, обращаются к оперативной памяти напрямую. При одновременном обращении к памяти нескольких устройств происходит задержка их обслуживания. Для устранения этого недостатка была разработана специальная архитектура модуля памяти, включающая в себя 16 независимых каналов памяти. Каждому устройству (программе) для обращения к памяти выделен отдельный канал.

Архитектура памяти. Особенность архитектуры памяти с виртуальными каналами (Virtual Channel Memory Architecture) состоит в том, что между массивом запоминающих ячеек и внешним интерфейсом микросхемы памяти размещено 16 канальных буферов (рис. 10.10). В виртуальные каналы могут объединяться несколько буферов. По составу и уровням сигналов микросхемы VC SDRAM (Virtual Channel SDRAM) аналогичны обычным SDRAM (имеют внешнюю организацию по 4, 8 или 16 бит данных), однако отличаются структурой, системой команд и рядом других показателей. Микросхема содержит два банка (А и В), выполненных в виде квадратной матрицы. Каждая строка матрицы разбивается на 4 сегмента. Для микросхемы емкостью 128 Мбит размер матрицы составляет 8К х 8К, строка имеет объем 8К бит, а сегмент – 2К бит. Емкость канального буфера также составляет 2К бит. За одно обращение к матрице выполняется параллельная передача 2К бит данных между одним из буферов и сегментом выбранной строки. Микросхемы устанавливаются в 168-контактный модуль DIMM.

Организация обмена. Операции обмена данными разделяются на две фазы:

внешний обмен данными между источником информации и канальным буфером. Эта фаза обмена осуществляется через контроллер памяти (на рис. 10.10 не показан) и выполняется по командам чтения и записи (READ и WRITE), в которых указывается номер канала и адрес столбца. Обмен происходит в пакетном режиме. Длина пакета программируется и может составлять 1, 2, 4, 8 или 16 передач (элементов). Первые данные при чтении канала появляются с задержкой в 2 такта относительно команды чтения, следующие идут в каждом такте;

Рис. 10.10.

внутренний обмен данными между каналами и массивом запоминающих ячеек. Обмен протекает в такой последовательности:

■ с помощью команд предвыборки PRFA и сохранения RSTA, поступающих сразу после обращения к массиву памяти, автоматически осуществляется деактивизация строк (предварительный заряд). Для деактивизации выбранного банка и обоих банков сразу можно использовать специальные команды;

■ по команде ACT, которая задает банк (А или В) и адрес строки, активизируется требуемая строка матрицы;

■ командами PRF (Prefetch) и RST (Restore) реализуется чтение массива в буфер и сохранение данных буфера в массиве. В командах указывается номер банка, номер сегмента и номер канала.

Обе фазы обмена выполняются по командам со стороны внешнего интерфейса почти независимо друг от друга. Список используемых команд приведен в табл. 10.1.

Регенерация VC DRAM выполняется периодической подачей команд REF (авторегенерация по внутреннему счетчику адреса регенерируемых строк) либо в энергосберегающем режиме саморегенерации, в который микросхемы переходят по команде SELF.

Многие современные Chipset поддерживают модули DIMM VCM SDRAM.

Следует отметить, что возможность использования того или иного типа памяти определяется чипсетом системной платы.

Статические оперативные запоминающие устройства позволяют обеспечивать хранение записанной информации до тех пор, пока на микросхему подаётся питание. Однако запоминающая ячейка статического ОЗУ занимает относительно большую площадь, поэтому для ОЗУ большого объема в качестве запоминающей ячейки применяют конденсатор. Заряд на этой ёмкости естественно с течением времени уменьшается, поэтому его необходимо подзаряжать с периодом приблизительно 10 мс. Этот период называется периодом регенерации. Подзарядка ёмкости производится при считывании ячейки памяти, поэтому для регенерации информации достаточно просто считать регенерируемую ячейку памяти.

Схема запоминающего элемента динамического ОЗУ и его конструкция приведена на рисунке 1.

Рисунок 1. Схема запоминающего элемента динамического ОЗУ и его конструкция

При считывании заряда ёмкости необходимо учитывать, что ёмкость линии считывания много больше емкости запоминающей ячейки. Графики изменения напряжения на линии считывания при считывании информации с запоминающей ячейки без применения регенерации приведены на рисунке 2.

Рисунок 2. Графики изменения напряжения на линии считывания при считывании информации с запоминающей ячейки

Первоначально на линии записи/считывания присутствует половина питания микросхемы. При подключении к линии записи/считывания запоминающей ячейки заряд, хранящийся в запоминающей ячейке, изменяет напряжение на линии на небольшую величину DU. Теперь это напряжение необходимо восстановить до первоначального логического уровня. Если приращение напряжения DU было положительным, то напряжение необходимо довести до напряжения питания микросхемы. Если приращение DU было отрицательным, то напряжение необходимо довести до уровня общего провода.

Для регенерации первоначального напряжения, хранившегося в запоминающей ячейке в схеме применяется , включенный между двумя линиями записи/считывания. Схема такого включения приведена на рисунке 3. Эта схема за счет положительной обратной связи восстанавливает первоначальное значение напряжения в запоминающем элементе, подключенном к выбранной линии считывания. То есть, при считывании ячейки производится регенерация хранящегося в ней заряда.

Рисунок 3. Схема регенерирующего каскада динамического ОЗУ

Для уменьшения времени регенерации микросхема устроена так, что при считывании одной ячейки памяти в строке запоминающей матрицы регенерируется вся строка.

Особенностью динамических ОЗУ является мультиплексирование шины адреса. Адрес строки и адрес столбца передаются поочередно. Адрес строки синхронизируется стробирующим сигналом RAS# (Row Address strobe), а адрес столбца - CAS# (Column Adress Strobe). Мультиплексирование адресов позволяет уменьшить количество ножек микросхем ОЗУ. Изображение микросхемы динамического ОЗУ приведено на рисунке 4, а временные диаграммы обращения к динамическому ОЗУ на рисунке 5.

Рисунок 4. Изображение динамического ОЗУ на принципиальных схемах


Рисунок 5. Временная диаграмма обращения к динамическому ОЗУ

Именно так долгое время велась работа с динамическими ОЗУ. Затем было замечено, что обычно обращение ведется к данным, лежащим в соседних ячейках памяти, поэтому не обязательно при считывании или записи каждый раз передавать адрес строки. Данные стали записывать или считывать блоками и адрес строки передавать только в начале блока. При этом можно сократить общее время обращения к динамическому ОЗУ и тем самым увеличить быстродействие компьютера.

Такой режим обращения к динамическому ОЗУ называется быстрым страничным режимом доступа FPM (Fast Page Mode). Длина считываемого блока данных равна четырем словам. Для того, чтобы оценить время такого режима доступа к памяти время измеряют в тактах системной шины процессора. В обычном режиме доступа к памяти время доступа одинаково для всех слов. Поэтому цикл обращения к динамической памяти можно записать как 5-5-5-5. При режиме быстрого страничного доступа цикл обращения к динамической памяти можно записать как 5-3-3-3, то есть время обращения к первой ячейке не изменяется по сравнению с предыдущим случаем, а считывание последующих ячеек сокращается до трех тактов. При этом среднее время доступа к памяти сокращается почти в полтора раза. Временная диаграмма режима FPM приведена на рисунке 6.

Рисунок 6. Временная диаграмма обращения к динамическому ОЗУ в режиме FPM

Еще одним способом увеличения быстродействия ОЗУ является применение микросхем EDO (Extended Data Out — ОЗУ с расширенным выходом данных). В EDO ОЗУ усилители-регенераторы не сбрасываются по окончанию строба CAS#, поэтому времени для считывания данных в таком режиме больше. Теперь для того чтобы сохранить время считывания на прежнем уровне можно увеличить тактовую частоту системной шины и тем самым увеличить быстродействие компьютера. Для EDO ОЗУ цикл обращения к динамической памяти можно записать как 5-2-2-2.

Следующим шагом в развитии схем динамического ОЗУ было применение в составе ОЗУ счетчика столбцов. То есть при переходе адреса ячейки к следующему столбцу запоминающей матрицы адрес столбца инкрементируется (увеличивается) автоматически. Такое ОЗУ получило название BEDO (ОЗУ с пакетным доступом). В этом типе ОЗУ удалось достигнуть режима обращения к динамической памяти 5-1-1-1.

В синхронном динамическом ОЗУ (SDRAM) дальнейшее увеличение быстродействия получается за счет применения конвейерной обработки сигнала. Как известно при использовании конвейера можно разделить операцию считывания или записи на отдельные подоперации, такие как выборка строк, выборка столбцов, считывание ячеек памяти, и производить эти операции одновременно. При этом пока на выход передается считанная ранее информация, производится дешифрация столбца для текущей ячейки памяти и производится дешифрация строки для следующей ячейки памяти. Этот процесс иллюстрируется рисунком 7

Рисунок 7. Структурная схема конвейерной обработки данных

Из приведенного рисунка видно что, несмотря на то, что при считывании одной ячейки памяти время доступа к ОЗУ увеличивается, при считывании нескольких соседних ячеек памяти общее быстродействие микросхем синхронного динамического ОЗУ увеличивается. http://www.epos.kiev.ua/pubs/pm/pc133.htm

Литература:

Вместе со статьей "Динамические оперативные запоминающие устройства" читают:

ДИНАМИЧЕСКОЕ ОЗУ

Микросхема быстродействующей оперативной памяти ПК, которая отличается

тем, что теряет свое содержимое, если не считывается в течение 2-х миллисекунд.

Микросхемы организованы в виде квадратной матрицы, пересечение каждого столбца и строки которой задает адрес соответствующих элементарных ячеек. Считывание адреса строки происходит, когда на вход матрицы подается импульс строки, а считывание адреса столбца - при подаче импульса столбца. Адреса строки и столбца передаются по специальной мультиплексированной шине адреса MA (Multiplexed Address). Динамическая память выполняется в вариантах синхронном и асинхронном. В последнем случае установка адреса, подача управляющих сигналов и чтение/запись данных

могут выполняться в произвольные моменты времени.

ТИПЫ ДИНАМИЧЕСКИХ ОЗУ

FPU DRAH "Динамическое ОЗУ с быстрым страничным доступом": основной вид видеопамяти, идентичный применяемой в системных платах. Использует асинхронный (произвольный) доступ к ячейкам хранения данных, при котором управляющие сигналы жестко не привязаны к тактовой частоте системы.

EDO DRAH/RAH "ОЗУ с увеличенным временем доступности данных": микросхема динамической памяти, которая отличается от обычных динамических ОЗУ. Техническое обеспечение автоматизированных систем повышенной возможностью работы в так называемом страничном режиме (связанном с сокращением числа тактов при выборке смежных слов текста). В результате этого производительность машины возрастает (примерно на 5%). Используется в качестве основной памяти ПК на базе микропроцессоров Pentium и Pentium Pro, а также в видеокартах при частоте шины 40-50 МГц. Максимальная пропускная способность порядка 105 Мбайт/с.

DDR SDRAM "Синхронное динамическое ОЗУ с удвоенной скоростью передачи данных" или "Расширенное синхронное динамическое ОЗУ" отличается от SDRAH тем, что к последней добавлено небольшое статическое ЗУ, выполняющее функции кэш-памяти. Использование дополнительного кэша позволяет снизить временные задержки и достичь пиковой частоты операций в 200 МГц. Цель такого кэширования хранить данные, к которым происходит частое обращение, и минимизировать обращение к более медленной DRAM. Пропускная способность и скорость работы такой комбинации увеличивается вдвое также за счет того, что при обмене данными между SRAM-кэшем и собственно DRAM может быть

использована шина большей ширины, чем между SRAM-кэшем и контроллером

DRAM. Наибольшую популярность этот вид развивающейся памяти получил при производстве графических ускорителей.

FB-DIMM"Полностью буферизованная память" обеспечивает повышение производительности ОЗУ за счет использования технологии двухканального доступа. Необходимость этого типа памяти возникла в связи с сокращением количества модулей, которые можно посадить на один контроллер северного моста микропроцессора.

VRAH "Видео ОЗУ" или "Видеопамять": быстродействующая оперативная память ЭВМ, являющаяся результатом развития динамических ОЗУ для графической подсистемы ЭВМ и ее мультимедийных приложений. Иногда ее называют также "двухпортовая DRAM". Отличается от обычных схем динамического ОЗУ (DRAH) возможностью одновременного выполнения операций записи и считывания данных за счет наличия двух входов (портов), чем обеспечивается существенное (примерно в два раза) повышение производительности системы. Используется в графических адаптерах. Ее параметры: частота пропускания шины 25-33 МГц, максимальная пропускная способность 120 Мбайт/с. VRAM является одним из наиболее дорогих видов памяти.

Оперативная память (Random Access Memory – RAM), т.е. память с произвольным доступом, используется центральным процессором для совместного хранения данных и исполняемого программного кода. По принципам хранения информации ОЗУ можно разделить на статические и динамические.

Оперативную память можно рассматривать как некий набор ячеек, каждая из которых может хранить один информационный бит.

В статических ОЗУ ячейки построены на различных вариантах триггеров. После записи бита в такую ячейку она может сохранять его сколь угодно долго – необходимо только наличие питания. Отсюда и название памяти – статическая, т.е. пребывающая в неизменном состоянии. Достоинством статической памяти является ее быстродействие, а недостатками – высокое энергопотребление и низкая удельная плотность данных, поскольку одна триггерная ячейка состоит из нескольких транзисторов и, следовательно, занимает на кристалле немало места. К примеру, микросхема емкостью 4 Мбит состояла бы более чем из 24 млн. транзисторов, потребляя соответствующую мощность.

В динамических ОЗУ элементарная ячейка представляет собой конденсатор, выполненный по КМОП – технологии. Такой конденсатор способен в течение нескольких миллисекунд сохранять электрический заряд, наличие которого можно ассоциировать с информационным битом. При записи логической единицы в ячейку памяти конденсатор заряжается, при записи нуля – разряжается. При считывании данных конденсатор разряжается, и если его заряд был ненулевым, то на выходе схемы считывания устанавливается единичное значение. Процесс считывания (обращения к ячейке) сочетается с восстановлением (регенерацией) заряда. Если обращения к ячейке не происходит в течение длительного времени, то конденсатор за счет токов утечки разряжается и информация теряется. Для компенсации утечки заряда периодически циклически обращаются к ячейкам памяти, т.к. каждое обращение восстанавливает прежний заряд конденсатора. К достоинствам динамической памяти относятся высокая плотность размещения данных и низкое энергопотребление, а к недостаткам – низкое быстродействие по сравнению со статической памятью.

В настоящее время динамическая память (Dynamic RAM – DRAM) используется в качестве оперативной памяти компьютера, а статическая память (Static RAM – SRAM)- для создания высокоскоростной кэш – памяти процессора.

Микросхемы динамической памяти организованы в виде квадратной матрицы, причем пересечение строки и столбца матрицы задает одну из элементарных ячеек. При обращении к той или иной ячейке нужно задать адрес нужной строки и столбца. Задание адреса строки происходит, когда на входы микросхемы подается специальный стробирующий импульс RAS (Raw Address Strobe), а задание адреса столбца – при подаче импульса CAS (Column Address Strobe). Импульсы RAS и CAS подаются последовательно друг за другом по мультиплексированной шине адреса.

Регенерация в микросхеме происходит одновременно по всей строке матрицы при обращении к любой из ее ячеек, т.е. достаточно циклически перебрать все строки.